This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP403184109A

DOCUMENT-IDENTIFIER: JP 03184109 A

TITLE:

TARGET DESIGNATION RESET METHOD FOR DATA PROCESSOR

PUBN-DATE:

August 12, 1991

INVENTOR-INFORMATION: NAME BRUCKERT, WILLIAM KOVALCIN, DAVID BISSETT, THOMAS D MUNZER, JOHN NORCROSS, MITCHELL

ASSIGNEE-INFORMATION:

NAME

COUNTRY

DIGITAL EQUIP CORP < DEC>

N/A

APPL-NO:

JP02203805

APPL-DATE:

July 31, 1990

INT-CL (IPC): G06F001/24, G06F011/20, G06F015/16

ABSTRACT:

PURPOSE: To prevent the reset state occurring in one zone from being automatically propagated to another zone by generating a reset signal only for each of zones in a multiple zone processing system.

CONSTITUTION: In a fault tolerant computer system 10, zones 11 and 11' are simultaneously operating. Zones 11 and 11' have duplicate processing systems 20 and 20' respectively. Systems 20 and 20' have plural modules connected to each other. When a data processor having this constitution will be reset, the transaction sent on a data path at present is stored. Next, the state of a system to which reset is indicated is detected. When the reset state is detected, the reset signal is transmitted to a selected component through the data path to reset the selected component. Thereafter, the stored current transaction is sent again through the data path.

COPYRIGHT: (C)1991,JPO

①特許出願公開

@ 公 開 特 許 公 報 (A) 平3-184109

Solnt. Cl. 5

1 4

識別記号

庁内整理番号

❸公開 平成3年(1991)8月12日

G 06 F 1/24

11/20

310 Z

9072-5B 7459-5B

G 06 F 1/00

350 B*

審査請求 未請求 請求項の数 17 (全52頁)

劉発明の名称 データ処理装置における目標指定リセツト法

②符 願 平2-203805

②出 願 平2(1990)7月31日

優先権主張

201989年8月1日30米国(US)30388087

⑩発 明 者

ウイリアム ブルツカ

アメリカ合衆国 マサチユーセツツ州 01532 ノースボ

-- }

ルシン

ロ マツシユピー サークル 13

@発 明 者 デイヴィッド コヴァ

アメリカ合衆国 マサチユーセツツ州 01519 グラフト

ン シエリル ドライヴ 8

の出題人 ディミ

デイジタル イクイプ メント コーポレーシ アメリカ合衆国 マサチユーセツツ州 01754 メイナー

ド メイン ストリート 146番

ヨン

四代 理 人 弁理士 中 村 稔 外7名

最終頁に続く

明細杏の浄沓(内容に変更なし)

明相中古

1. 発明の名称 データ処理装置における目標指 定リセット法

2.特許請求の範囲

1. データ通路を介し複数の構成要素と接続する中央処理装置を有し、これら構成要素がリセット可能な要素を含み、該中央処理装置がデータ通路に沿って送られる一連のトランザクションを起す命令のシーケンスを実行するデータ処理装置におけ命令実行のシーケンスを変更することなしにデータ処理装置をリセットする方法において、

データ通路上を現在送られているトランザク ションを格納する段階と、

リセットが指示されたデータ処理システムの 状態を検出する段階と、

リセットの状態が探知された場合に、複数の 構成要素のうちの選択されたものにデータ通路 に沿ってリセット信号を送信して、このリセッ ト信号によってこれらの選択された構成要素に その部分をリセットさせる段階と、

格納された現行のトランザクションをデータ 通路に沿って再送する段階と、

を含む命令実行のシーケンスを変更すること なしにデータ処理装置をリセットする方法。

2. 前記選択された構成要素のリセット可能な要素がそれぞれその状態を識別するインディケータを有し、

前記リセット信号を送信する段階が前記構成 要素の状態インディケークをリセットするため の従属段階を含むことを特徴とする請求項1記 載の方法。

3. 前記選択された構成要素のリセット可能な要素のそれぞれが前記一連のトランザクションの途中においてデータ通路に沿って送信されるデータを格納するための少なくとも一つの記憶レジスタを有し、

前記リセット信号を送信する段階が前記選択 された構成要素の記憶レジスタをリセットする 従属段階を含むことを特徴とする請求項1記載 の方法。

4. 前記選択された構成要素のリセット可能な要素のそれぞれがエラー情報を含む少なくとも一つのエラー回路を有し、

前記リセット信号を送信する段階が前記選択 された構成要素のエラー回路をリセットする従 属段階を含むことを特徴とする請求項1記載の 方法。

- 5. 前記リセットを指示された状態を探知する段階がエラー状態を検出するための従属段階を含むことを特徴とする請求項1記載の方法。
- 6. 前記リセットを指示された状態を検出する段階がリセット要求状態を探知する従属段階を含むことを特徴とする請求項1記載の方法。
- 7. データ通路を介し複数の構成要素と接続する中央処理装置を有し、これら構成要素がリセット可能な要素を含み、該中央処理装置がデータ通路に沿って送られる一連のトランザクションを起す命令のシーケンスを実行するデータ処理装置における自動的にデータ処理システムをリ

セットする方法において、

データ通路上を現在送られているトランザクションを格納する段階と、

リセットが指示されたデータ処理システムの 状態を検出する段階と、

指示されたリセットがクリティカルまたはノンクリティカルなリセット状態のいずれであるかを判定する段階と、

指示された状態がクリティカルなリセット状態である場合に前記複数の構成要素にハードリセット信号を発行し、このハードリセット信号の発行がリセット可能な要素の総てをリセットさせ且つデータ処理システムを所定の状態に入らせ、したがって前記データ処理システムによる命令実行の通常のシーケンスを壊すようにハードリセット信号を発行する段階と、

指示された状態がノンクリティカルなりセット状態である場合に前記複数の構成要素のうちの選択されたものに対してソフトリセット信号を発行し、これら選択された構成要素によるソ

フトリセット信号の受信がデータ処理システム の命令実行の通常のシーケンスの中断をさせな いようにソフトリセット信号を発行する段階と、 ソフトリセット信号状態の発行の後に格納さ れた現行のトランザクションをデータ通路に沿

を含むことを特徴とするデータ処理システム を自動的にリセットする方法。

って再送する段階と

8. 前記指示されたリセットがクリティカル或いはノンクリティカルリセット状態のいずれであるかを判定する段階が、

電力投入信号が受信されてデータ処理システムに対して電力が最近印加されたことを示す場合に指示されたリセットがクリティカルなリセット状態であると判定する従属段階を含むことを特徴とする請求項7記載の方法。

9. 前記指示されたリセットがクリティカル或い はノンクリティカルリセット状態のいずれであ るかを判定する段階が

前記データ処理システムから1構成要素を除

去するように要求を受信した場合に指示された リセットをクリティカルリセット状態と判定す る従属段階を含むことを特徴とする請求項7記 載の方法。

10. 前記データ処理システムが互いに同期に作動するように設計された二重処理システムを含み、前記指示されたリセットがクリティカル或いはノンクリティカルリセット状態のいずれであるかを判定する段階が

前記二重処理システムを同期にするように要求を受けた場合に、指示されたリセットがクリティカルなリセット状態であると判定する従属 段階を含むことを特徴とする請求項7記載の方法。

11. 二つのデータ処理ゾーンを有し、それぞれの ゾーンがデータ通路を介して複数の構成要素に 接続する中央処理装置を含み、これらの構成要 素がリセット可能な要素を含み、前記中央処理 装置のそれぞれが、データ通路に沿って送られ る一連のトランザクションを起す命令のシーケ ンスを実行するデータ処理システムにおけるデータ処理システムを自動的にリセットする方法 において、

データ通路上を現在送られているトランザク ションを格納する段階と、

リセットが指示されたデータ処理システムの 状態を検出する段階と、

指示されたリセットがクリティカルまたはノンクリティカルなリセット状態のいずれであるかを判定する段階と、

行する段階と、

指示された状態がノンクリティカルなりもった状態がノンクリティカルなりもったものに前記複数の構成要素の合治してリセットの選択されたものに対してリセットは号を発行し、ソフトリセット信号を発行し、これに構成要素によるソフトリセットは号を発行する段階と、には引きないようにソフトリセット信号を発行する段階と、

ソフトリセット信号状態の発行の後に、格納 された現行のトランザクションを各データ通路 に沿って再送する段階と、

を含むことを特徴とするデータ処理システム を自動的にリセットする方法。

12. 前記指示されたリセットがクリティカルまたはノンクリティカルリセット状態のいずれであるかを判定する段階が、

電力投入信号が受信されてデータ処理システ

ムに対して電力が最近印加されたことを示す場合に指示されたリセットがクリティカルなリセット状態であると判定する従属段階を含むことを特徴とする請求項11記載の方法。

13. 前記指示されたリセットがクリティカルまた はノンクリティカルリセット状態のいずれであ るかを判定する段階が、

前記データ処理システムから1構成要素を除去するように要求を受信した場合、指示されたリセットをクリティカルリセット状態と判定する従属段階を含むことを特徴とする請求項11 記載の方法。

14. 前記指示されたリセットがクリティカルまた はノンクリティカルリセット状態のいずれであ るかを判定する段階が、

前記各ゾーンを同期にするように要求を受信 した場合には指示されたリセットがクリティカ ルなリセット状態であると判定する従属段階を 含むことを特徴とする請求項11記載の方法。

15. ソフトリセット信号を発行する段階が各ゾー

ンについてソフトリセット信号を生成して各ゾーンで生成されたソフトリセット信号を同じゾーンの選択された構成要素に送る従属段階を含むことを特徴とする請求項11記載の方法。

16. リセットが指示されたデータ処理システムの 状態を探知する段階が前記各ゾーンの一つにお いて探知をなす従属段階を含み、

指示されたリセットがクリティカルまたはノンクリティカルなリセット状態のいずれであるかを判定する段階が状態を探知したのと同じゾーンにおいてそのような判定をなす従属段階を含み、

ソフトリセット信号を発行する段階がソフト リセット開始信号を各ゾーンのうちリセット状態を検出したゾーンから各ゾーンのうちのもう 一方のゾーンに送る従属段階を含むことを特徴 とする請求項15記載の方法。

17. それぞれが複数の構成要素を含み、ほぼ同時に同一の一連の動作を実行する二つのデータ処理システムを有するコンピュータシステムにお

けるリセットをデータ処理システム全体に伝播 させる方法において、コンピュータシステムに よって実行される

リセットが指示されたコンピュータシステム の状態を検出する段階と、

前記状態に対応してデータ処理システムのそれぞれによってリセット信号を独立に生成する 段階と、

各データ処理システムによって生成されたり セット信号を、対応するリセット信号を生成し たデータ処理システムの要素に対してのみ送信 する段階とを含むことを特徴とするリセットを データ処理システム全体に伝播する方法。 3.発明の詳細な説明

(産業上の利用分野)

本発明は、データ処理装置のリセットに関連し、 特にデータ処理装置における異なった種類のリセットの管理の分野に関連する。

〔従来の技術〕

データ処理システムにおいては、電源を入れる 際或いは特定の種類のエラーが発生した場合等に、 特定の状況下におけるリセットの機能が必要とさ れる。リセットなしには、データ処理システムを 初期化ルーチン或いはエラー回復ルーチンを開始 する所定の状態に設定する方法はない。

(発明が解決しようとする課題)

リセットについての問題点は、それが広範な影響を及ぼすことにある。一般に、リセットは、命令実行の通常のフローを壊し、データや情報の損失を招くことがある。場合によっては、より深刻な問題を防ぐためにこのような非常手段が必要となるが、リセットの影響がリセットを起こさせた状態よりもひどいものであることがしばしばであ

る.

従来の機器におけるリセットの別の問題はそれを局所化できないことにある。すなわち一部分だけをリセットする必要がある場合にデータ処理とステム全体をリセットすることになる。このことは、多重プロセッサを例えば故障許容業務のため等に用いるシステムにおいては各プロセッサの一つにおけるエラーが他のプロセッサに伝播し、システム全体を止めてしまうことが有り得る。

もし発信側のプロセッサがリセット信号を生成 するに際して誤りを犯すと、この影響によって実 行中に不必要な停止を引き起すことになる。

したがって、リセットがリセットを生じた状態 と一致するシステムを設計すれば有効である。

また、このようなシステムが効果の異なる数種 類のリセットを備えていれば効果的である。

さらに、多重プロセッサデータ処理システムに おいて各プロセッサの一つでのリセットが自動的 には他のプロセッサに伝播しなければ効果的であ る、

この発明のその他の効果は、以下の説明によってその一部が明示され、その他はその説明から明らかとなるか或いはこの発明を実施することによって知ることができる。これらの効果は、添付の特許請求の範囲において特に示す方法および装置によって理解され得るものである。

(発明を解決するための手段)

本発明は、命令の通常の実行をなすハードリセットと命令操作に対して一般に透明なソフトリセットとを区別することによって、従来技術における問題点を解決して上述した目的を達成する。 かんしん はいない はいようにしている。 まない はいようにしている。 なっといい はいようにしている。 なっといい はいようにしている。

この発明の目的にしたがって実施され本明細書において詳細に説明される命令実行のシーケンス

を変更することなりにデータ処理装置をリセットする方法は、データ処理システムによって実行される幾つかの段階によって構成されている。このデータ処理システムはデータ通路を介して複数の構成要素に接続する中央処理装置を有している。これらの構成要素は、リセット可能な要素を含み、中央処理装置は、データ通路に沿って送られる一連のトランザクションを起こす命令シーケンスを実行する。

これらの段階には、データ通路上を現在送られているトランザクションを格納する段階と、りまったが指示されているデータ処理システムのはないないないで、リセットの状態が探知されたのとで、リセット信号を送信している。のリセット信号によってこれらの選択されたので、で、で、のリセットはいるの要素の部分をリセットさせる段階と、データ通路に沿って格納した現行のトランザクションを再送する段階とを含む。

とができる。

第2図は、故障許容コンピュータ・システム 10の物理的ハードウェアを示し、システムが重 被して設けられていることを図によって示す。各 ゾーン11と11′は、別のキャピネット11と 12′にそれぞれ内蔵されている。キャピネット 12は、バッテリ13、電源調整装置14、冷却 ファン16およびAC入力17を有する。キャピネット 12′はキャピネット12の構成要素13、 14、16および17に対応する別の構成要素を 有する。

以下で詳細に説明するように、処理システム 2 0 および 2 0 パは背面板によって相互に接続された機つかのモジュールを有する。もし 1 つのモジュールに故障またはエラーがあれば、このモジュールは、コンピュータ・システム 1 0 を動作とができることなく、取り外して取り替えることができる。これは、処理システム 2 0 と 2 0 パ ができる。これは、処理システム 2 0 と 2 0 パ ができる。これは、処理システム 2 0 と 2 0 パ でできる。これは、処理システム 2 0 と 2 0 パ でもできる。これは、処理システム 2 0 と 2 0 パ でもできる。これは、処理システム 2 0 と 2 0 パ できる。これは、処理システム 2 0 と 2 0 パ できる。これは、処理システム 2 0 と 2 0 パ できることなる。これは、処理システム 2 0 パ できることを表する。これは、処理システム 2 0 パ できることを表する。 2 0 パ できることを表する。 2 0 の できることを表する。 3 0 の できることを表する。 4 0 の できる 2 0 の できる。 4 0 の できることを表する。 4 0 の できることを表する。 4 0 の できる。 4 0 の できる 4 0 の できる。 4 0 の できる。

(実施例)

本発明の好適な実施例を詳細に参照するが、この実施例の具体例は添付図に示されている。 A. システムの説明

第1図は本発明による故障許容コンピュータ・ システム10のブロック図である。この故障許容 コンピュータ・システム10はゾーンと呼ぶ重複 システムを有している。通常のモードの場合、2 つのゾーン11と11′が同時に動作している。 この重復によって、1つのポイントで故障が発生 することがなく、ゾーン11または11'の1つ にエラーまたは故障が発生しても、これによって コンピュータ・システム10が動作不能にならな いことが保証される。さらに、こうした故障は、 これを発生させた装置または構成要素を動作不能 にするまたは無視することによって取り除くこと ができる。第1図に示すゾーン11と11′は、 それぞれ重複処理システム20と20′を有して いる。しかし、これらが重複して設けられている ことによって、処理システム以上のことを行うこ

動作することができるためである。従って、これらのモジュールは、一方の処理システムが動作を 継続している間に、他方の処理システムの背面板 から取り外しまたはその背面板にプラグによって 挿入することができる。

好通な実施例の場合、重複処理システム 2 0 および 2 0 がは同一のものであり、同一のモジュールを内蔵している。したがって、処理システム 2 0 がは同じ動作をすると理解して、処理システム 2 0 のみを完全に説明する。

処理システム 2 0 は第 3 図および第 4 図に詳細に示す C P U モジュール 3 0 を有している。 CPU モジュール 3 0 は、以下で詳細に説明するクロスリンク経路 2 5 によって処理システム 2 0 での C P U モジュール 3 0 では 4 互に接続されている。クロスリンク経路 2 5 によって、処理システム 2 0 と 2 0 での間にデータ 転送経路が設けられ、処理システム 2 0 と 2 0 でが同期して動作することを保証するためにタイミング信号が搬送される。

処理システム20はまた1/0モジュール100 、

110、および120を有する。I/Oモジュール100、110、120、100′、110′ および120′は独立した装置である。第1図、 第4図および第17図はI/Oモジュール100 を詳細に示す。複数のI/Oモジュールを図示す るが、これらの重複したモジュールはこのシステムによって要求されるものではない。しかし、このような重複がなければ、ある程度の補償許容度が失われる。

I/Oモジュール100、110、120の各々は、デュアル・レール・モジュール相互接続部130および132によってCPUモジュール30に接続される。モジュール相互接続部130と132はI/O相互接続部として機能し、背面板を介して処理システム20に接続されている。この用途に使用するため、CPU40、メモリ制御装置70、クロスリック90およびモジュール相互接続部130を有するデータ経路が一方のレールと考えられ、CPU50、メモリ制御装置75、クロスリンク95、およびモジュール相互

接続部132を有するデータ経路が他方のレール と考えられる。動作が正しく行われている間は、 両方のレールのデータは同じである。

B. 故障許容システムの原理

故障許容コンピュータ・システム10では、1 つのポイントで故障の発生することがないが、そ の理由は、各構成要素が重複して設けられている ためである。処理システム20と20′は、それ ぞれ故障停止処理システムであり、このことにれ これらのシステムがサブシステム内の故障または エラーを検出し、これらの故障またはエジーの を防止することができる。しかし、これらのと システムではいないため、1つの構成で が発生する。

2つの故障停止処理システム20と20'は、 所定の方法で動作するある種の構成要素によって相互に接続され、フェール・セーフ・システムを 形成する。故障許容コンピュータ・システム10

として具体化されているフェール・セーフ・システムの場合、たとえ故障停止処理システム20 および20'の一方が故障しても、コンピュータ・システムは全体として処理を継続することができる。

2つの故障停止処理システム20と20'はロックステップ同期で動作すると考えられるが、その理由は、CPU40、50、40'および50'がこの理由は、CPU40、50、40'および50'がこの場合である。第1の例外が存在する。第1の例外によって両方のの理を関係を表生する。第2の例外に発生する。第2の例外に表生する。第3の例外に表生する。第3の例外に表生する場合に起こののの一方のCPUとメモリまる。第10の例外の場合、これま子を動作不能して同期動作を終了する。

システムがロックステップ【/Oで動作してい

る場合、いずれの1つの時間にも、1つの I / O 装置のみしかアクセスすることができない。しかし、4つの C P U 4 0、5 0、4 0′ および 5 0′ は全て実質的に同じ時間に同じデータをこの I / O 装置から受け取る。以下の議論では、これらの処理システムのロックステップ同期とは、1つの I / O モジュールのみがアクセスされていることを意味すると理解できる。

システム20と20′の一方が故障していると考えられる。そこで修正動作を行うためには、故障 しているモジュールを動作不能にする等して故障 の原因を取り除かなければならない。

エラーの検出は、一般的に別の処理時間または 論理の形でのオーバヘッドを含む。このようなオ ーバヘッドを最小にするため、システムは故障許 容動作と調和しながら、エラー・チェックをでき るだけ少ない回数行わなければならない。少30 と 30 から出力される前に行われなければならない。そうでなければ、内部処理のエラーによって、 原子炉のような外部システムに正しくない動作が 発生するが、これは故障許容システムの設計によって って防止しようとしている状態である。

これ以外にエラーのチェックを行う理由が存在する。例えば、故障またはエラーを除去するためには、記憶または使用する前に、CPUモジュール30および30′の受け取ったデータをチェックすることが望ましい。そうでなければ、記憶さ

れているエラーのあるデータが後がアクセスされ、その結果、別のエラーが発生すると、特にこのエラーのあるデータが一定期間記憶された場合には、これらのエラーの最初の原因を見出だすことが困難または不可能になる。時間が経過することとこれらのエラーのあるデータがその後処理されることによって、エラーの原因を追跡することができなくなる可能性がある。

検出される前にエラーが記憶されていた時間を指す「エラーの潜伏時間」によって、同様に後で問題が発生する可能性がある。例えば、コンピュータシステムが以前に発生したエラーによってよって既に動作している場合に、滅多に使わないルーチンによって潜在するエラーの見付かる場合がある。コンピュータのキャパシティが減少している場合、潜在するエラーによってシステムが破壊される場合がある。

更に、処理システム20および20′がデュアル・レール・システムになっている場合、データをメモリのような共有の資源である1つのレール

・システムに転送するのに先立って、エラーをチェックすることが望ましい。この理由は、このような転送を行った後には最早2つの独立するデークのソースが存在しないためであり、もしシングル・レール・システムで後になって何らかのエラーが検出された場合、このエラーを追跡することは、不可能でないにしても困難になる。

エラー処理の好適な方法が、これと同じ日に出願された弁理士ドケットNaPD89-289/ DEC-344の発明の名称「ソフトウェアによるエラーの処理」という出願で説明され、これは参考としてここに引用されている。

C. モジュールの説明

1. **CPUモジュール**

第1図に示すCPUモジュール30の構成要素を第3図および第4図により詳細に示す。第3図はCPUモジュールのブロック図であり、第4図はCPUモジュール30およびI/Oモジュール100並びにこれらの相互接続部のブロック図である。CPUモジュール30および30′の動作

およびこれらに含まれる構成要素は一般的に同じ であるため、CPU30のみを説明する。

CPUモジュールは、デュアルCPU40と50を内蔵する。CPU40と50は当業者に周知の標準的な中央処理装置である。好適な実施例の場合、CPU40と50は本出願の譲受人であるディジタル・エクイップメント会社によって製造されたVAXマイコロプロセッサである。

CPU40と50に関連するのはそれぞれキャッシュ・メモリ42と52であり、これらはCPUに対して十分なメモリのサイズを有する標準のキャッシュRAMである。好適な実施例の場合、キャッシュRAMは4K×64ビットである。しかし、本発明がキャッシュRAMを有する必要はない。

2. メモリ・モジュール

CPU40と50は、最高4つのメモリ・モジュール60を共有できることが望ましい。第5図はCPUモジュール30に接続して示した1つのメモリ・モジュール60のブロック図である。

第5図に示すように、各メモリ・モジュール60はメモリ・アレイ600を有する。各メモリ・アレイ600はDRAMが8パンクのメモリに組織されている標準RAMである。好適な実施例の場合、高速ページ・モード型のDRAMが使用される。

れた場合、故障の原因を判定するため、記憶されているデータがBEPROM640から取り出される。 EEPROM640は、ドライバ630からの行アドレス線を介して、制御ロジック610からのEEPROM制御信号によってアドレスされる。 EEPROM640は、32ピットの内部メモリ・データ・バス645に対して8ピットのデータを転送し、ここからこのデータを受け取る。

制御ロジック610は、メモリ・モジュール 60の素子に対してアドレス信号を転送すると共 に内部タイミングと制御信号を発生する。第6図 に詳細に示すように、制御ロジック612はプラ イマリ/ミラー指示回路612を有する。

プライマリ/ミラー指示回路 6 1 2 は、バス 8 0 と 8 2 でメモリ制御装置 7 0 と 7 5 から 2 組のメモリ・ボード・アドレス・バンク・アドレス、行および列アドレス、サイクル・タイプ・サイクル・タイミング信号を受け取り、またバス 8 0 と 8 2 でメモリ制御装置に対して 2 組の E C C 信号を転送すると共にここからこれを受け取る。指示

いずれのタイプのNVRAM(非揮発性RAM)であってもよいBEPROM640によって、オフ・ライン修理用のメモリ・エラー・データとモジュールのサイズのような構成データが記憶される。故障の発生後メモリ・モジュールが取り外さ

装置612のトランシーバ/レジスタによって、これらの信号をバス80と82との間で授受するバッファとインターフェースが設けられる。ステータス・レジスタ618に記憶されているプライマリ/ミラー・マルチプレクサのビットによって、メモリ制御装置として指定され、いずれがミラー・メモリ制御装置として指定されれいが指示され、プライマリ/ミラー・マルチプレクサ信号がステータス・レジスタ618から指示装置612に加まるカス

プライマリ/ミラー指示装置612よって、制御ロジック610に分配する2組の信号が与えられる。1組の信号は指定されたプライマリー・メモリ・ボード・アドレス、パンク・アドレス、行および列アドレス、サイクル・タイプ、サイクル・タイミングおよびEBC信号を含む。他方の組の信号は、指定されたミラー・メモリ・ボード・フドレス信号、バンク・アドレス信号、列および行アドレス信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・タイプ信号、サイクル・カーに対している。

ル・タイミング信号、およびEEC信号を含む。 プライマリ/ミラー・マルチプレクサ信号は、バス80と82の信号がそれぞれ指定されたプライマリ信号を搬送する線および指定されたミラー信号を搬送する線に向けられるか、またはその逆であるかを選択するために指示装置612によって使用される。

周多重化双方向線でメモリ・モジュール60によって受け取られる。メモリ転送サイクル、ステータス・レジスタ転送サイクル、および EEPROM 転送サイクルの始めに、メモリ制御装置70と75がメモリ・ボード・アドレス、パンク・アドレス、およびサイクル・タイプ信号をこれらの時間共有線で各メモリ・モジュール60に転送することが望ましい。

トランシーパ/レジスタから受け取る。

シーケンサ616は、種々のタイプのサイクルを実行するために必要な多数の制御およびシーケンス・タイミング信号を発生し、これらをメモリ・モジュールに対して分配する関連したステアリング(steering)論理を有するリング・カウンタである。制御およびシーケンス・タイミング信号は、システム・クロック信号、指定されたプライマリー・サイクル・タイプ信号から発生される。

タートし、127秒遅れて次の列アドレス120 がこれに続き、各々のロングワードのデータは前 のロングワードのデータの後で120ナノ秒遅れ てバス85を横切って移動される。

シーケンサ616は、また t x / r x レジスタ 制御信号を発生する。 tx/rxレジスタ制御信 号は、トランシーバ/レジスタ620の動作と指 定装置612のトランシーバノレジスタを制御す るために発生される。データの流れの方向は、シ ーケンサ616のステアリングロジックによって 決定され、このシーケンサ616は t x / r x 制 御信号とシーケンス・タイミング信号を発生する ことによって、指定されたブライマリー・サイク ル・タイプ信号に応答し、データとECC信号が メモリ・モジュール60のトランシーバ/レジス 夕に対して書き込まれるべきであるかまたはここ から読み出されるべきであるか、およびそれらが 何時行われるべきであるかを示す。メモリ書き込 みサイクル中、ステータス・レジスタ書き込みサ イクル中、および書き込みサイクル中、データお

よびECC信号はバス80、82、および85からトランシーバ/レジスタにラッチされ、一方メモリ読み出しサイクル中、ステータス・レジスタ読み出しサイクル中、ポータおよびEEPROM読み出しサイクル中、データおよびECC信号は、メモリ・アレイ600、ステータス・レジスタ618、またはEEPROM640からトランシーバ/レジスタにラッチされて、CPUモジュール30に出力される。

シーケンサ 6 1 6 は、また E E P R O M 制御信号を発生して、 E E P R O M 6 4 0 の動作を制御する。

メモリ・モジュール60に存在するタイミング 関係はシステム・クロック信号の立ち上がり時間 を参考にして決められるが、このシステム・クロ ック信号は30ナノ秒の間隔を有している。全て のステータス・レジスタ読み出しおよび書き込み サイクルと1つのロングワードの全てのメモリ読 み出しおよび書き込みサイクルは、10システム ・クロックの時間内、すなわち300ナノ秒内に 実行される。メモリ読み出しおよび書き込み転送サイクルは、多重化されたロングワードの転送によって構成されることができる。別のロングワードが転送される毎に、メモリ転送サイクルは4システム・クロックの期間だけさらに延長される。メモリ・リフレッシュ・サイクルと巳巳PROM書き込みサイクルを実行するには少なくとも12システム・クロックの間隔が必要であり、EEPROM読み出しサイクルは、少なくとも20システム・クロックの間隔を必要とする。

指定されたプライマリ・サイクル、タイミング信号によって、シーケンサ616はシーケンス・タイミング信号と制御信号との発生を開始し、これらの信号によって、メモリ・ボート・アドレス信号によって選択されたメモリ・モジュールが要求されたサイクルを実行することが可能によって要求されたプライマリ・サイクル・タイミング信号が不活性状態に戻ると、サイクルは終了す

る.

CPUモジュール30によって要求されたサイ クルが実行されるに従って、シーケンサ616に よって発生されたシーケンス・タイミング信号は シーケンサの入力した異なった状態と関連する。 これらの異なった状態の間のタイミング関係(お よびこれらの状態の各々に対応するシーケンス・ タイミング信号の間のタイミング関係)を決める ため、シーケンサ616によって入力することの できるディスクリートな状態がSEQ IDLE およびSEQ1ないしSEQ19と識別される。 各状態は、1システム・クロックの間隔(30ナ ノ秒)の間持続する。シーケンサ616の行う各 々の異なった状態に対する入力は、システム・ク ロック信号の立ち上がり区間によってトリガされ る。シーケンサ616に状態SEQ IDLEお よびSEQ1ないしSEQ19を入力させるシス テム・クロック信号の立ち上がり区間は、これら をシーケンサ616の状態と関連させるために遷 移TIDLEおよびT1ないしT19として表さ

れる。 すなわち、 T N はシーケンサ 6 1 6 に状態 S E Q N を入力させるシステム・クロック信号 の立ち上がり区間である。

CPUモジュール30がメモリ・モジュール60に1つのサイクルを実行させてい・タイマリー・サイクル・ターなるがままでは表明されず (not asserted)、、シーももないず (not asserted)、、シーももないが (not asserted)、、シーももないが (not asserted)、、シーももないが (not asserted)、、シーももないが (not asserted)、、シーももないが (not asserted)、、シートもないが (not asserted)、シートもないが (not asserted)、シートもないが (not asserted)、シートを選び、 (not asserted)、 (not asserted)、 (not asserted)、シートを選び、 (not asserted)、シートを選び、 (not asserted)、 (not asserted)、シートを選び、 (not asserted)、 (not asserted)、シートを選び、 (not asserted)、 (not asserted)、

前に述べたように、メモリ・アレイ600に対 して1つのロングワードを授受する場合、そのサ イクルは10システム・クロックの間隔で実行される。シーケンサはSEQ IDLEから状態 SEQ1ないしSEQ9に進み、SEQ IDLEに 戻る。

しかし、別のロングワードを転送するためにメモリ読み出しおよび書き込みサイクルを延長することができる。メモリ・アレイ600は、「高速ページ・モード」DRAMを使用することが出したロングワードの読み出しおい。多重化されたロングワードの読み出しおいの書き込みを行う期間中、最初のロングワードの既送の後に行われるメモリ・アレイとのデータの設受は、列アドレスを繰り返して更新し、CAS(列アドレス・ストローブ)信号を再び発生することによって行われる。

多重化されたロングワードの転送サイクルの期間中、これらの列アドレスのこれらの更新を実行することが可能であるが、その理由は、全てのロングワードが転送されるまでシステム616は、SEQ4からSEQ7を繰り返して循環するからである。例えば、もし3つのロングワードがメモ

リ・アレイ 6 0 0 から読み出され、またはこれに 書き込まれているならば、シーケンサは状態SEQ I D L E、 S E Q 1 、 S E Q 2 、 S E Q 3 、 SEQ 4 、 S E Q 5 、 S E Q 6 、 S E Q 7 、 S E Q 4 、 SEQ 5 、 S E Q 6 、 S E Q 7 、 S E Q 4 、 S E Q 5 、 SEQ 6 、 S E Q 7 、 S E Q 8 、 S E Q 9 、 および S E Q I D L E を入力する。

メモリ転送サイクルの期間中、指定されたプライマリ・サイクル・タイミング信号は、遷移T6の間のシーケンサ616によって監視され、ないとも1つの別のロングワードを転送するためといるというの出しまたは書き込みサイクルを受定する。指定されたプラ中には書きかどうかを決定する。指定で移Tの中には場合、状態SEQ1にあるシテム・クロックによって、次のシステム・クロック信号に応答する。

多重ロングワードの転送の場合、指定されたプ ライマリー・サイクル・タイミング信号は、少な

くとも第1T6の遷移の15ナノ秒前に表明され、 最後のロングワードが転送される迄、表明された ままである。最後のロングワードが転送されてし まった後でメモリ転送サイクルを終了するため、 指定されたプライマリ・サイクル・タイミング信 号が最後のT6の遷移の少なくとも15ナノ秒前 に表明を解かれ、最後のT6の伝送の後、少なく とも10ナノ秒間表明を解かれたままになる。

メモリ転送サイクルの期間中、行アドレス信号 はバス80と82の時間を共有する行および列ァ ドレスに与えられた最初の信号である。状態SEQ IDLEの期間中、行アドレス信号は、メモリ制 御装置によって行および列アドレス線で転送され、 列アドレスはTlの遷移の少なくとも15ナノ秒 前からT1の遷移後の10ナノ秒まで安定した状 腹にある。次に、列アドレス信号はメモリ制御装 置によって行およびコラムアドレス線で転送され、 列アドレスは、T3の遷移の10ナノ移前から T4の遷移の後15ナノ秒まで安定した状態にあ る。メモリ転送サイクルの期間中に多重ロングワ ードの転送を行う場合、続いて発生する列アドレ ス信号は、次に行およびコラムアドレス線で転送 され、これらの統いて発生する列アドレスはT6 の遷移の10ナノ秒前からT7の遷移の後15ナ ノ秒まで安定した状態にある。

ジェネレータ/チェッカ617はシーケンサ616によって発生された2組のシーケンス・タイミング信号を受け取る。 更に、指定されたブラ

イマリ・サイクル・タイプ信号とバンク・アドレ ス信号および指定されたミラー・サイクル・タイ プ信号とバンク・アドレス信号が指定装置612 によってジェネレータ/チエッカ617に転送さ れる。ジェネレータ/チエッカでは、多数のプラ イマリ制御信号、すなわちRAS(行アドレス信 号)、CAS(列アドレス・ストローブ)および WE(書き込みイネーブル)が発生され、プライ マリ・シーケンス・タイミング信号と指定された プライマリ・サイクル・タイプ信号およびバンク ・アドレス信号を使用してドライバ630に分配 される。これらの制御信号の重複した組がジェネ レータ/チエッカ 6 1 7 によって重複 (ミラー) シーケンス・タイミング信号と指定されたミラー ・サイクル・タイプ信号およびパンク・アドレス 信号から発生される。これらのミラーRAS、 CAS、および書き込みイネーブル信号はエラー のチェックのために使用される。

プライマリ・サイクル・タンプ信号がメモリ転送サイクルが実行中であることを示す場合、プラ

イマリ・パンク・アドレス信号はメモリ・アレイ 600内のDRAMの1つの選択されたバンクを 識別する。メモリ・ドライバ630はメモリ・ア レイ600内のDRAMの各バンクに対して別々 のRASドライバを有している。ジェネレータ/ チェッカ617においてプライマリRAS信号は、 メモリ転送サイクル中に発生され、ジェネレータ /チェッカをRASドライバに接続する線の1つ に非多重化される。その結果、選択された DRAM パンクに対応するRASドライバのみがメモリ転 送サイクル中に表明されたRAS信号を受け取る。 リフレッシュ・サイクルの期間中、プライマリ RAS信号は非多重化されず、表明されたRAS 信号が各RASドライバによって受け取られる。 ステータス・レジスタ転送サイクルと EEPROM 転 送サイクルの期間中、バンク・アドレス信号は不 必要である。

メモリ・ドライバ 6 3 0 はまた C A S ドライバ を有する。ジェネレータ/チエッカ 6 1 7 におい て、プライマリ C A S 信号はメモリ転送サイクル

とリフレッシュ・サイクルの期間中に発生される。 プライマリCAS信号は、非多重化されず、表明 されたCAS信号は各CASドライバによって受 け取られる。

メモリ書き込みサイクルの期間中、プライマリ W B 信号はジェネレータ/チェッカ 6 1 7 によっ て発生される。表明されたW B 信号は、ドライバ 6 3 0 によってメモリ・アレイ 6 0 0 内の各DRAM バンクに加えられる。しかし、書き込みは選択さ さたDRAMバンクによってのみ実行することが 可能でり、このDRAMバンクはまた表面された RASおよびCAS信号を受け取る。

本発明の好適な実施例の場合、メモリ転送サイクルの期間中、プライマリRAS信号はT2の選移の期間中表明され、T3の遷移の少なくとも10ナノ秒前から安定し、最後のT7の遷移の期間中表面を解かれる。プライマリCAS信号は、各T4の遷移の期間中表明を解かれる。メモリーを込みサイクルの期間中、プライマリWE信号は、T3

の遷移の期間中表明され、最初のT4の遷移の少なくとも10ナノ秒前から安定し、最後のT7の 遷移に期間中表面を解かれる。

プライマリ・サイクル・タイプ信号がメモリ・リフレッシュ・サイクルが実行中であることを示す場合、メモリ・アレイ600はシーケンサ616によって与えられるプライマリ・シーケンス・タイミング信号に応答して、ジェネレータ/チェッカ617によってメモリ・リフレッシュ動作を実行さされる。これらのリフレッシュ動作の期間中、RAS信号およびCAS信号が逆の順序でジェネレータ/チェッカによって発生されて分配される。このリフレッシュ・モードはバンク、行または列に対する外部アドレスを必要としない。

転送サイクルの期間中、データがバス85い転送されている時間に、ECC信号はバス80と 82の時間分周多重化双方向線で転送される。 しかし、これらの同じ線は転送サイクル中の他の時間に制御信号(例えば、サイクル・タイプ)およびアドレス信号(例えば、メモリ・ボード・アド レスおよびパンク・アドレス)信号を転送するために使用される。

プライマリ/ミラー指定装置612内のトランシーパ/レジスタはシーケンサ616によって加えられるシーケンス・タイミング信号ともtx/rxレジスタ制御信号に応答する受信機と発信機を有する。シーケンス・タイミング信号とtx/rxレジスタ制御信号は、パス80と82の時間分周多重化双方向線でECC信号とアドレス信号および制御信号を多重化することを可能にする。

サイクル・タイプ信号、メモリ・ボード・アドレス信号およびバンク・アドレス信号のような制御信号とアドレス信号はメモリ制御装置70と75によって転送され、単一の転送サイクルまたは多重ロングワード転送サイクルのいずれかの開始時にバス80と82の時間を共有した線に与えられることが望ましい。これらの信号はサイクル・タイミング信号の活性化と同時に遷移を開始し、クーケンサはSEQ IDLE状態にあるが)、T2の間安定状態にある。従って、指定装置612

レジスタ620および指定装置612のトランシーバ/レジスタの場合、受信機はトリステート・モードにセットされ、送信機はサイクル・タイプ信号、メモリ・ボード・アドレス信号およびバンク・アドレス信号がこのサイクルの開始時点で受け取られた後シーケンサ616によって起動される。

適切な実施例の場合、メモリ・アレイ600に対して授受されたデータはエラー検出コード (EDC)を使用して各メモリ・モジュール60 内でチェックされることが望ましく、このエラー検出コードはメモリ制御装置70と75によって必要とされるコードと同じであることが望ましい。 好適なコードは1ビット修正、2ビット検出のエラー修正コード(ECC)であることが望ましい。

メモリ書き込みサイクルの期間中、メモリ制御 装置70は少なくとも1つのロングワードのデー タをデータ・バス85で転送し、同時に対応する 組のECC信号をバス80で転送する。一方、メ モリ制御装置75は第2組のECC信号を転送し、 のトランシーバ/レジスタにおいて、受信機は起動され、送信機は少なくとも状態SEQ2の終わり迄そのトリステート・モードにセットされる。

サイクル・タイプ信号は、下記にリストアップ した機能、すなわちメモリの読み出し、メモリの 書き込み、ステータス・レジスタの読み出し、ス テータス・レジスタの書き込み、EEPROMの 統み出し、EEPROMの書き込み、およびリフ レッシュのいずれがサイクル期間中にメモリ・ア サイ60によって実行されるかを識別する。指定 装置612によって受け取られた指定されたプラ イマリ・サイクル・タイプ信号は、シーケンサ 616に加えられ、tx/rx制御信号とシーケ ンス・タイミング信号を発生する場合に使用され る。例えば、データ・トランシーバノレジスタ 620および指定装置612のトランシーパノレ ジスタにおいて、受信機は起動され、送信機は書 き込みサイクル全体を通してシーケンサ616に よってトリステート・モードにセットされる。し かし、読み出し期間中のデータ・トランシーバ/

これらの信号はパス82のデータ・パス85のロ ングワードとまた対応する。

メモリ書き込みサイクルの期間中に指定装置612によって受け取られた指定されたプライマリ BCC信号とトランシーバ/レジスタ620によって受け取られたロングワードのデータは、メモリ・アレイ600の8つのパンクの各々に於けるDRAMのデータ入力とECC発生装置623

に加えられる。発生されたECCは比較器625によって指定されたプライマリ・ECCと比較される。指定されたプライマリ・ECC信号は、また指定されたミラー・ECC信号と共にECC比較器625に加えられる。

ここで実施例されているように、メモリ読み出り しサイクルの期間中、少なくとも1つのロングロードのデータと対応する組のECC信号がメモラ・アレイ600から読み出され、データ・トランシーバ/レジスタ620と指定装置612のランシーバ/レジスタにそれぞれ向けられる。各リックワードに対するデータとECC信号はメモリックフレイ600から入手可能であり、これらのデータはECC発生装置623に与えられ、その出る。メモリから読み出されたECCと比較される。

ラッチの後、データおよびECC信号は、データ・トランシーバ/レジスタ620の送信機と指定装置6 i 2 のトランシーバ/レジスタの送信機

によってデータ・バス85とバス80および82 に与えられる。同じECC信号は、指定装置612 のトランシーバ/レジスタからメモリ制御装置 70とメモリ制御装置75に転送される。データ バス85とバス80および82で転送されたデー タとECC信号は、T7の遷移の15秒後からこ れに続くT6の遷移の5ナノ秒前迄(多重ロング ワード転送の場合)またはこれに続くT IDLE還 移の5ナノ秒前迄(単一のロングワードの転送ま たは多重ロングワード転送の最後のロングワード の場合)安定した状態にある。この時間間隔の間、 メモリ制御装置70と75は、バス80と82の 時間を共有したアドレス信号と制御信号を加えな い。データ・トランシーバノレジスタ620の送 信機と指定装置612のトランシーパ/レジスタ の送信機は、これに続くT IDLE遷移の期間 中、トリステート・モードにセットされる。

比較器614は、制御装置70から発生するアドレス信号制御装置およびタイミング信号を制御装置 75から発生するこれらに対応するアドレス

もし、メモリ制御装置から発生するアドレス信号、制御信号、およびタイミング信号の間で比較のミスがあれば、比較器614は適当なエラー信号を発生する。第6図に示すように、ボード・アドレス・エラー信号、行アドレス・エラー信号、列アドレス・エラー信号、サイクル・タイプ・アドレス・エラー

信号、およびサイクル・タイミング・エラー信号 は比較器から発生することができる。

ジェネレータ/チェッカ617は、指定された プライマリ・バンク・アドレス信号、サイクル・ タイプ信号およびサイクル・タイミング信号を使 用してシーケンサ616およびジェネレータ/チ ェッカ617によって発生されたプライマリ制御 信号およびタイミング信号を、指定されたミラー ・パンク・アドレス信号、サイクル・タイプ信号 およびサイクル・タイミング信号を使用して、発 生されたミラー制御信号およびクイミング信号と 比較する。2組のシーケンス・タイミング信号は、 シーケンサ616によってジェネレータ/チェッ カ617に加えられる。プライマリRAS信号、 CAS信号、およびWE信号は、ドライバ630 の出力からジェネレータ/チェッカ617に加え られる。前に説明したように、ミラーRAS信号、 CAS信号およびWE信号はジェネレータ/チェ ッカによって内部的に発生される。ジェネレータ /チェッカ617は、プライマリRAS信号、

CAS信号、WE信号およびシーケンス・タイミング信号をミラーRAS信号、CAS信号、WE信号、およびシーケンス・タイミング信号と比較する。

もし、シーケンサ616またジェネレータ/チェッカ617から発生する制御信号およびタイミング信号のいずれかの間に比較のミあれば、ジェネレータ/チェッカは適当なエラー信号を発生する。第6図に示すように、シーケンサ・エラー信号、RASエラー信号、CASエラー信号はジェネレータ/チェッカ617によって発生することかできる。

エラー信号は、比較器614およびジェネレータ/チェッカ617からアドレス/制御エラー・ロジック621に加えられる。比較器614またはジェネレータ/チェッカ617から受け取ったエラー信号に応答して、アドレス/制御エラー信号に応答して、アドレス/制御エラー信号をCPUモジュール30に転送し、アドレス信号・制御信号、またはタイミング信号のいずれかの間

によってメモリ・モジュール60に転送された2つの独立した組のECC信号をチックすることによって、ピットのデータ線の重複した組を使用することなく、データの健全性がメモリ・モジュール60によって検証される。

で比較のミスが発生したことによる故障を検出したことを示す。アドレス/制御エラー信号は、エラーを処理するためにメモリ制御装置70と75のエラー・ロジックに送られる。アドレス/制御エラー信号をCPUモジュール30にすることによって、CPU/MEM故障が発生するが、これは他のセクションで詳細に論じる。

比較器 6 1 4 およびジェネレータ/チェッカ 6 1 7 からのエラー信号は、またステータス・レジスタ 6 1 8 に加えられる。エラー信号および故障に関連するアドレス信号、制御信号、タイミング信号、データ信号および E C C 信号の全ては、一時的にステータス・レジスタに記憶され、エラーの診断と修復を可能にする。

本発明の1つの特徴によれば、32ビットのデータ・バス85が1本だけCPUモジュール30とメモリ・モジュール60との間に設けられる。 従って、メモリ・モジュール60はメモリ制御装置70と75からの2組のデータを比較することができない。しかし、メモリ制御装置70と75

装置623は、このデータ応する1組の発生されたECC信号を発生し、この発生されたECC信号を発生し、この発生されたECC信号を発生されたECC信号は発生されたECC信号と比較され、メモリ制御装置70によってデータ・バス85に転送されたデータがメモリ・アレイ600のDRAMに記憶されているデータと同じであるかどうかを検証する。

メモリ読み出しサイクルの期間中、 DRAMの選択されたパンクから読み出されたデータはECC 発生器に与えられる。発生されたECC信号はそこでECC比較器に加えられ、このECC比較器は、またDRAMの選択されたパンクから読み出されて記憶されているECC信号を受け取る。発生され記憶されているECC信号は、ECC比較器625によって比較される。

もしECC比較器 6 2 5 によって監視されているECC信号のいずれかの対の間に比較のミスがあれば、ECC比較器は適当なエラー信号を発生する。第 6 図に示すように、プライマリ/ミラー

BCCエラー信号、プライマリ/発生されたBCC 信号エラーおよびメモリ/発生されたECCエラ 一信号はBCC比較器によって発生することがで きる。

BCC比較器625からのこれらのBCCCエラー信号はステータス・レジスタ618に加えられる。BCCエラー信号の各々およびBCC故障に関連するアドレス信号、制御信号、タイミング信号、データ信号、およびBCC信号の全ては一時的にステータス・レジスタに記憶され、エラーの診断と修復を可能にする。

BCCエラー信号はBCCエラー線上でBCC比較器625によって表明され、CPUモジュール30に転送され、比較のミスによって発生したBCCの故障を検出したことを示す。この比較のミスはメモリ書き込みサイクルの期間中に行われる2つのBCCのチェックの期間中のいずれかで発生する可能性がある。

第6図に示すように、ボード選択ロジック627

はメモリの背面板からスロット信号を受け取る。これらのスロット信号によって、各メモリモジュール60に対してユニークなスロッチ627では、アンが指定される。ボード選択ロジッチ627を指定されたのスロッとでは、大モリ制御装置の1からに対けられたが発してからいが指定です。ボード・アンス信号というが指してであれば、ボード選択信号がボード選択ロジック610内の他の路を動作させる。

3. メモリ 制御装置

メモリ制御装置70と75は、CPU40と 50のメモリ・モジュール60および補助メモリ 素子に対するアクセスをそれぞれ制御好適な実施 例の場合、ある種のエラー処理動作を実行する。 メモリ制御装置72に接続された補助メモリ素子 はシステムROM43、EEPROM44、およ びスクラッチ・パッドRAM45を有する。ROM

等価な構成要素 5 3 、 5 4 および 5 5 がメモリ 制御装置 7 5 に接続される。システム R O M 5 3 、 E E P R O M 5 4 およびスクラッチ・パッド BAM 5 5 は、システム R O M 4 3 、E E P R O M 4 4 、 およびスクラッチ・パッド R A M 4 5 とそれぞれ 同じであり、同じ機能を実行する。 第7図ないし第9図は、プライマリ・メモリ制御装置70の好適な実施例の詳細を示す。ミラー・メモリ制御装置75は、第7図ないし第9図に示す構成要素と同じ構成要素を有しているが、動作は若干異なっている。従って、メモリ制御装置75の動作と異なっている部分を除いて、プライマリ・メモリ制御装置70の動作のみを説明する。処理システム20′内のメモリ制御装置70′と75′は同じ構成要素を有し、それぞれメモリ制御装置70と75と同じように動作する。

第7図に示す構成要素は、プライマリ・メモリ 制御装置70を介してデータの流れ、アスおよび 信号を制御する。制御ロジック700は、メモリ 制御装置70の受け取った信号および制御装置の ク700に記憶されているそのメモリ制御装置の ステート・エンジンに従って第7図の種々の構成 要素の状態を制御する。マルチプレクサ702は、 これらのソースの1つからアドレスを選択する。 これらのアドレスは、受信機705を介してCPU 30から得ることもできるし、第8図を参照して 以下で説明するDMAエンジン800から得ることもできるし、また再同期化動作の期間中に1つのゾーンから他のゾーンにある種のパンク・メモリを転送する間に人工的リフレッシュを発生するのに使用されるリフレッシュ再同期化アドレスから得ることもできる。

てPU30からのデータは、受信機705を介して受け取られDMAからのデータはエンジン800を介して受け取られるので、マルチプレクサ702の出力はマルチプレクサ0の入力である。マルチプレクサ710の出力は、メモリ相互接続部85とドライバ715を介してメモリ・モジュール60にデータを与える。ドライバ715はミラー・メモリ制御モジュール75と75′に対して不能にされるが、その理由は、メモリ・データの1つの組のみが、それぞれメモリ・モジュール60と60′に送られるからである。

メモリ相互接続部 8 5 に送られるデータは、 CPU 3 0 からメモリ・モジュール 6 0 に記憶されるべきデータまたは DMAエンジン 8 0 0 から

らのサイクル・タイプ情報(すなわち読み出し、書き込み等)および D M A サイクル・タイプ情報 とを結合する。通常のリフレッシュ命令とリフレッシュ再同期アドレスの両方によって、メモリ・モジュール 6 0 がメモリ・リフレッシュ動作を開始する。

マルチプレクサ725の出力は、デマルチプレクサ720からのボード/バンク・アドレスと共にマルチプレクサ730に対する入力である。 PCC ジェネレータ/チェッカ735の出力である。 PCC ルチプレクサ730は、入力の1つを選択したマルチプレクサ730は、入力の1つを選択分割をメモリ・モジュール60に対する時間分割を重化をCC/アドレス線に載置する。マルチプレクサ730は、これらの時間分割を重化線がボード/バンク・アドレスと別の制御情報ならびに PCC情報を、異なった時間に、嫌送するこを可能にする。

ECC情報は、受信機734を介してメモリ・モジュール60から受け取られ、入力としてECC

メモリ・モジュール 6 0 に記憶されるべきデータのいずれかを含んでいる。 C P U 3 0 からのデータとマルチプレクサ 7 0 2 からのデータはまたこの経路また受信機 7 4 5 と E C C 修正装置 7 5 0 を介して D M A エンジン 8 0 0 に送られる。

マルチプレクサ702からのアドレスは、デマルチプレクサ720の入力にまた加えられ、このデマルチプレクサ720はこれらのアドレスを行/列アドレス部、ボード・ピットに分割する。行/列アドレスの22ピットが11本の線に多重化/列アドレスがドライバ21を介してメモリ・ピットはドライバ722を介してメモリ・ピットはドライバ722をか望ましく、他のボード・レスピットはCCC信号と多重化される。

マルチプレクサ725は、メモリ制御装置70に対する通常のリフレッシュ命令とCPU30か

ジェネレータ/チェッカ 7 3 5 に加えられ、メモリ・モジュール 6 0 によって発生された B C C をメモリ制御装置 7 0 によって発生された B C C と比較する。

BCCジェネレータ/チェッカ735に対する 他の入力は、マルチプレクサ740からの出力で ある。メモリ・トランザクションが書き込みトラ ンザクションであるか読み出しトランザクション であるかによって、マルチプレクサ740はマル チプレクサ710からメモリ・モジュール60に 送られたメモリ・データを入力として受け取るか、 または受信機745を介してメモリ・モジュール 60から受け取られたメモリ・データを入力とし て受け取る。マルチプレクサ740は、ECCジ ェネレータ/チェッカ735に対する入力である これらのメモリ・データの組の1つを選択する。 ジェネレータ/チェッカ735は、次に適当な ECCコードを発生し、このコードは、マルチプ レクサ730に送られる以外に、またBCC條正 装置750にも送られる。好適な実施例の場合、

BCC修正装置750はメモリ・モジュール60 から受け取られたメモリ・データ内の全てのシン グル・ピットエラーを修正する。

ECCチェッカ750からの修正されたメモリ・データは、次に第8図に示すDMAエンジンに送られると共にマルチプレクサ752に送られる。マルチプレクサ752に対する他の入力は、第9図と関連して以下で説明するエラー処理ロジックからのエラー情報である。マルチプレクサ752の出力は、ドライバ753を介してCPU30に送られる。

比較器755は、マルチプレクサ710からメモリ・モジュール60に送られたデータをこのデータがドライバ715と受信機745を通過した後、このデータのコピーと比較する。チエックによって、ドライバ715と受信機745が正した幼作しているかどうかを判定する。比較器755からの出力はCMPエラー信号であり、このような比較エラーがあるか無いかを示す。第9図においてCMPエラー・ロジックに供給さ

ns.

第7図の他の2つの構成要素によって、異なった種類のエラー検出が行われる。構成関準装置である。メモリ制御装置 70によってメモリ・モジュール60に記憶される。データに発生されたかまたはメモリ・モジュール60によっな発生されたBCCデータに洗ってが発生されたBCCデータで、発生装置 760からは、ドライバ762を介して、比較器765に送られる。比較器765は、発生装置750からBCCにパリティー信号を制御装置75′によって発生された等価のECCパリティー信号と比較する。

パリティー発生装置770は、デマルチプレクサ720から受け取られた行/列アドレス信号とシングル・ピット・ボード・アドレス信号とについて同じ種類のチエックを実行する。パリティー信号はドライバ772によって比較器775に送られ、

この比較器 7 7 5 は制御装置 7 5 からまたアドレス・パリティー信号を受け取る。比較器 7 6 5 と7 7 5 の出力はパリティー・エラー信号であり、これらの信号は第 9 図のエラー・ロジックに供給される。

第8図はDMAエンジン800の基礎を示す。 好適な実施例の場合、DMAエンジン800はメモリ制御装置70内に位置するが、この場所にある必要はない。第8図に示すように、DMAエンジン800はデータ・ルータ(router)810、DMA制御装置820、およびDMAレジスタ830を有する。ドライバ815と受信機816によって、メモリ制御装置70とクロスリンク90との間にインターフェースが設けられる。

DMA制御装置820は、制御ロジック700から内部制御信号を受け取り、これに応答して、制御信号を送ってデータ・ルータ810を適当に構成する。制御装置820によって、データ・ルータ810が第7図に示すクロスリンク90からのデータと制御信号をメモリ制御70回路に送る

ように、その構成がまた設定される。データ・ルータは、その状態信号をDMA制御装置820に送り、このDMA制御装置はこの信号を他のDMA情報と共に第9図のエラー・ロジックに伝える。

レジスタ830はDMAバイト・カウンタ・レジスタ832とDMAアドレス・レジスタ836を有する。これらのレジスタは、ルータ810を介してCPU40によって初期値にセットされる。次に、DMAサイクルの期間中、制御装置820はルータ810を介してカウンタ・レジスタ832をインクリメントさせる。制御装置820によって、アドレス・サイクル836の内容がDMA動作の期間中ルータ810と第7図の回路を介してまたメモリ・モジュール60に送られる。

上に説明したように、本発明の好適な実施例の場合、メモリ制御装置70、75、70′、および75′は、またある種の基本的なエラー動作を実行する。第9図は、このようなエラー動作を実行するハードウェアの好適な実施例の1例を示す。

第9図に示すように、タイムアウト信号、ECC エラー信号およびバスのミス比較信号のようなある種のメモリ制御装置内部信号は、レール (rail)・エラー信号、ファイヤーウォール (firewall)のミス比較信号およびアドレス/制御エラー信号のようなある種の外部信号と同様に、診断エラー・ロジック870に対する入力である。好適な実施例の場合、診断エラー・ロジック870はクロスリンク90と95を介してシステム10の他の構成要素からエラー信号を受け取る。

診断エラーロジック870は、エラー信号とメモリ制御装置70のベーシック・タイミングかみを発生された制御パルス信号からエラー・パルスっての形成する。診断エラー・パルスは、ある種のタイミング信号に従って診断エラー・レジスタ880のエラー情報を含む。システム故障エラー・アドレンスタ65は、エラーが発生した場合、CPU40と50が通信を行っていたメモリ・モジュー

ル60内にアドレスを記憶する。

診断エラー・ロジック870からのエラー・パルスはまたエラー・カテゴリー化ロジック850に送られ、このエラー・カテゴリー化ロジック850はまたサイクル・タイプ(例えば読み出し、書き込み等)を示す情報をCPU30から受け取る。。この情報およびエラー・パルスから、エラー・カテゴリー化ロジック850はCPU/IOエラー、DMAエラー、またはCPU/MEM故障の存在を判定する。

CPU/IOエラーは、パス46のCPU/IOサイクルに直接帰するべき動作上のエラーであり、リセットに関して以下で説明するように、ハードウエアーによって修復することが可能中にる。DMAエラーは、DMAサイクルの期間中に発生するエラーであり、好適な実施例の場合、主としてソフトウェアによって処理される。CPU/MEM故障は、CPUの正しい動作またはメモリの内容を保障することのできないエラーである。エラー・カテゴリー化ロジック850からの出

力は、エンコーダ 8 5 5 に送られ、このエンコーダ 8 5 5 は特定のエラー・コードを形成する。このエラー・コードは、エラー・ディスエーブル信号が存在する場合、次に A N D ゲート 8 5 6 を介してクロスリンク 9 0 と 9 5 に送られる。

エラー・コードを受け取った後、クロスリンク 90、95、90′、95′はメモリ制御装置に リトライ要求信号を送る。第9図に示すように、 メモリ制御装置70のエンコーダ895はサイク ル・タイプ情報とエラー信号(サイクル・クオリ ファイヤ(qualifiers)として纏めてに示される〕 と共にリトライ要求信号を受け取る。エンコーダ 895は、次にシステム故障エラー・ロードを 898に記憶するための適当なエラー・コードを 発生する。

システム故障エラー・レジスタ898は、診断エラー・レジスタ880と同じ情報を記憶しない。 システム故障エラー・レジスタ898とは違って、 診断エラー・レジスタ880はクロスリンク・レ ールからの1つの入力のエラーのようなレール・ ユニーク情報およびメモリ・モジュール 6 0 内の 修正不可能な E C C エラーのようなゾーン・ユニ ーク・データのみを含んでいる。

診断エラー・レジスタ898は、またエラーの 処理に使用される幾つかのピットを含んでいる。 これらのピットは、所望のメモリ・ロケーション が見当たらないことを示すNXNピット、所望 I/Oロケーションが見当たらないことを示す NXIOピット、ソリッド故障ピットおよび過 的ピットを含んでいる。過渡的ピットソリッド ピットはいずれも故障のレベルを示す。過渡ドピットによって、またシステム故障エラー・アドレス・レジスタ865が凍結される。

第9図は、メモリ・コントローラ・ステータス・レジスタ875を示すが、これは技術的にはエラー・ロジックの一部ではない。レジスタ875は、DMA比率部877のDMA比率コード・エラー・ディスエーブル部878のエラー・デスエーブル・コード、およびミラー・バス・ドライバ・イネーブル部876のミラー・バス・ドライバ

・イネーブルコードのようなある種の状態情報を記憶する。 DMA比率コードは、DMAに割り当てることのできるメモリ帯域幅の部分を特定する。エラー・デスエーテル・コードによって、ANDゲート856および従ってエラー・パス・ドライバをでする信号が与えられる。ミラー・パス・ドライバ・イネーブル・コードによって、ある種のトランザクションに対してミラー・パス・ドライバを動作させる信号を与えられる。

4. クロスリンク

メモリ再同期、DMAおよび I / O動作用のデータは、クロスリンク 9 0 と 9 5 を通過する。一般的に、クロスリンク 9 0 および 9 5 によって、CPUモジュール 3 0′、I / Oモジュール 1 0 0、1 1 0、1 2 0、および I / Oモジュール 1 1 0′、1 2 0′、との間の通信が行われる。(第1 図参照)

クロスリンク90と95は、第10図に示すように、並列レジスタ910と直列レジスタ920 の両方を含む。両方のタイプのレジスタは、本発 明の好適な実施例でプロセッサ間の通信を行うために使用される。通常の動作の期間中、処理システム20と20′は同期され、データはそれぞれクロスリンク90/95と90′/95′の並列レジスタ910を使用して、処理システム20と20′との間で交換され、処理システム20と20′が同期されていない場合、ブートストラッピングの期間中に最も顕著に現れるように、データは直列レジスタ902によってクロスリンクの間で交換される。

並列レジスタのアドレスは、メモリ・スペースと違って 1 / Oスペースである。メモリ・スペースとはメモリモジュール 6 0 内のロケーションのことである。 1 / Oスペースとは、1 / Oおよび内部システム・レジスタのようなロケーションのことであり、こらはメモリ・モジュール 6 0 内には存在しない。

I/Oスペース内では、アドレスはシステム・アドレス・スペース内に存在するか、ゾーン・ア・ドレス・スペース内に存在するかのいずれかであ

る。「システム・アドレス・スペース」という用語は、システム10全体を通してアクセスすることのできるアドレス、すなわち処理システム20と20′の両方によってアクセスすることのできるアドレスのことである。「ゾーン・アドレス・スペース」という用語は、特定のクロスリンクを含むゾーンによってのみアクセス可能であるアドレスのことである。

第10図に示す並列レジスタは、通信レジスタ 906と「/〇リセット・レジスタ908を有す る。通信レジスタ906は、ゾーン間で交換され る独特のデータを含む。このようなデータは、メ モリ・ソフト・エラーのような通常ゾーンに特有 のデータである(メモリモジュール60と60′ が同じエラーを同時に独立して経験するというこ とは確率の領域外の出来事である)

レジスタ906に記憶されるべきデータはユニークなものであるため、書き込みの目的のための 通信レジスタ906のアドレスは、ゾーン・アド レス・スペースになければならない。もしそうで なければ、処理システム20と20′は、ロックステップ同期状態にあり同じ一連の命令を署同時に実行しているため、ゾーン・ユニーク・データをゾーン11内の通信レジスタ906のみに記憶することはできず、これらはこの同じデータをゾーン11′内の通信レジスタ906′(図示せず)にも記憶しなければならない。

しかし、読み出しのための通信レジスタ906のアドレスは、システム・アドレス・スペース内に存在する。したがって、同期動作の期間中、両方のゾーンは同時に1つのゾーンから通信レジスタを読み出すことができ、次に他のゾーンから通信レジスタを同時に読み出すことができる。

I/Oリセット・レジスタ908は、システム・アドレス・スペース内に存在する。このI/O リセット・レジスタは、対応するモジュールがリ セット状態にあるかどうかを示すため、1つのI /Oモジュールに対して1ピットを有する。I/ Oモジュールがリセット状態にある場合、これは 効果的にディスエーブルされる。 並列レジスタ91もまた他のレジスタを有する が、これらの他のレジスタの理解は本発明を理解 するために必要ではない。

並列クロスリンク・レジスタ920は全てアンクの固有のスペース内に存在するが、その理由は、これらが非同期通信に使用されるが、ゾーンあるからである。並列の日のスペースリンク・レジスタと立り、からである。並列の日のカーンクの目の大力である。が、一次では、での目のは、プロサンクには、一つであるが、一つである。というであるが、本発明を理解するためにこれらを説明する必要はない。

制御および状態レジスタ912は、状態および 制御フラグを含む直列レジスタである。これらの フラグの1つはOSRピット913であり、これ はブートストラピングのために使用され、対応す るゾーンの処理システムがブートストラブ・プロ

直列レジスタの用途の1つは、状態読み出し動作であり、この動作によって、1つのゾーンのクロスリンクが他のゾーンのクロスリンクの状態を読み出すことができる。状態読み出し要求フラグ918を直列制御状態レジスタ912に立てることによって、状態情報に対する要求がクロスリンク90′に送られる。このメッセージを受け取ると、クロスリンク90′は、その直列制御および状態レジスタ912′の内容をクロスリンク90に送り返す。

第11図は、プライマリ・クロスリンク90およびミラー・クロスリンク95内のルート制御および状態信号(「制御コード」と呼ぶ)用の構成要素の幾つかを示す。対応するクロスリンクの構成要素は、好適な実施例では、クロスリンク90′および95′内に存在する。これらのコードは、メモリ制御装置70と75およびモジュール相互接続部130、132′および132′との間に送られる。

第12図は、ルート・データおよびアドレス信

セスが既に終了しているかまたはこのシステムが 再同期を行ったかのいずれかの理由のために、こ の処理システムが既にそのブートストラブ・プロ セスを開始したかどうか、またはそのゾーンに対 する動作システムが現在動作中であるかとうかを 示す。

号を送るのに使用される好適な実施例のプライマリ・クロスリンク90の構成要素を示す。対応するクロスリンクの構成要素は、クロスリンク95、 90′および95′内に存在する。

第11図は、プライマリ・クロスリンク90とミラー・クロスリンク95の両方に対する構成要素を示すが、これらの構成要素の間には重要な相互接続部があるため、ハードウェアは同じである。プライマリ・クロスリンク90の構成要素と同じミラー・クロスリンク95の回路の構成要素は同じ番号で示すが、ミラー制御装置の場合には番号の次に「m」の文字を付ける。

第11図および第12図を参照して、これらの 構成要素はラッチ、マルチプレクサ、ドライバお よび受信機を含む。ラッチ933および933m のような一部のラッチは遅延要素として動作し、 クロスリンクの正しいタイミングを保証し、これ によって同期を維持する。第11図に示すように、 メモリ制御装置70からの制御コードは、バス 88を介してラッチ931に送られ、次にラッチ 932に送られる。このよらなラッチを行う理由は、適当な遅れを与えてメモリ制御装置70からのデータがメモリ制御装置70′からのデータと同時にクロスリンク90を通過することを保証することである。

もしメモリ制御装置70からのコードがクロスリンク90′を介して処理システム20′に送られるべきであれば、ドライバ937が起動される。メモリ制御装置70からの制御コードは、またラッチ933を通過してマルチプレクサ CSMUXA935に入る。もし制御コードがクロスリンク90′からプライマリ・クロスリンク90′でからプライマリ・クロスリンク90′では、これらの経路は受信装置936を通ってラッチ938およびまたマルチプレクサ935に至る。

マルチプレクサ935に対する制御コードによって、データのソースが決定される、すなわちこれがメモリ制御装置70からきたものであるかまたはメモリ制御装置70′からきたものであるかが決定され、これらのコードはマルチプレクサ935の出力に加えられる。この出力は、再び正

しい遅延目的のため、ラッチ939の記憶され、 もしこれらのコードがモジュール相互接続部130 に送られるべきであれば、ドライバ940が起動 される。

データおよびアドレス信号の経路は、第12図に示すように、第11図に示す制御信号の経路に 若干類似している。これらの相違点は、いてもデークションの期間中においてもをデークはカロスリンク90と95を介して1つの方向のみに流れるが、制御信号はそのトランザクションの期間中に双方向に流れるという事実を反映している。これと同じ理由のため、制御方向は双方向ではない。

バス88を介してメモリ制御装置70から供給されるデータとアドレスはラッチ961に入り、次いでラッチ962に入り、次いでラッチ964に入る。第11図の場合と同様に、第12図のラョチによって同期を維持するための正しいタイミングが与えられる。メモリ制御装置70°から出

力されるデータは受信装置 9 8 6 によってバッファされ、ラッチ 9 8 8 に記憶され、次にマルチプレクサ M U X A 9 6 6 の入力に向かう。マルチプレクサ 9 6 6 の出力は、ラッチ 9 8 6 に記憶され、もしドライバ 9 6 9 が起動されれば、モジュール相互接続部 1 3 0 に送られる。

マルチプレクサ C S M U X D 9 4 5 に加えられる。 マルチプレクサ C S M U X D 9 4 5 は、またラッチ 9 4 3 の内容を記憶しているラッチ 9 4 4 の出力を入力として受け取る。

マルチプレクサ 9 4.9 に対する入力であるエラー・コード B R R の目的は、レールの 1 つのエラ

ーによって、レールとしての同じゾーン内のCPU が異なった情報を処理しないことを保証すること である。もしこのようなことが発生すれば、CPU モジュール30は故障を検出し、これによってド ラスチックだが恐らく必要のないアクションが発 生する。このことを回避するため、クロスリンク 90 texclusive or 5-1960 te 有し、このゲートによってマルチプレクサ945 と945mの出力が比較される。 もしこれらの出 力が異なっていれば、ゲート960によってマル チプレクサ949はERRコードを選択する。 EXCLUSIVE ORゲート960mは、同 様にマルチプレクサ949mにまたERRコード を選択させる。このコードは、エラーが発生して いるがCPUモジュールにエラーの発生すること は回避されていることをメモリ制御装置10と 75に示す。メモリ・モジュール60に対するシ ングル・レール・インターフェースはデータとア ドレスに対して同じ結果を達成する。

第12図に示すデータとアドレスの流れは第

11図の制御信号の流れと同じである。 モジュー ル相互接続部130からのデータとアドレスは、 ラッチ972に記憶され、次に入力としてマルチ プレクサMUXB974に入力として加えられる。 並列レジスタ910からのデータによって別の入 力がマルチプレクサ974に加えられる。マルチ プレクサ974の出力は、マルチプレクサ MUXC 976に対する入力であり、このマルチプレクサ MUXC976は、またもともとメモリ制御装置 70から送られてラッチ961に記憶されている データとアドレスを受け取る。マルチプレクサ 976は、次にこれらの入力の1つを選択してラ ッチ798に記憶する。もしモジュール相互接続 部130から入力されたものであれ、メモリ制御 装置70から入力されたものであれ、もしデータ とアドレスがクロスリンク90′に送られるべき であれば、ドライバ984が起動される。

クロスリンク90′から入力されたデータは受信装置986によってバッファされラッチ988 に記憶されるが、このラッチ988によってまた

マルチプレクサMUXD982に対する入力が与えられる。マルチプレクサMUXD982の他方の入力はラッチ988の出力であり、このラッチ988はラッチ978から入力されたデータとで下している。マルチプレクサ982は次にラッチにその入力の1つを選択し、こらは次にラッドにその入力の1つを選択し、こらは次にラッドレスを100に記憶される。シリアル・レジスタ920からのデータはドライバ944を介してメモリ制御装置70に送られる。

クロスリンク90を通るデータ、特に第11図 および第12図の両方のエクソンレオール(xonreol) 素子を通るデータは、デコード・ロジック970、デコード・ロジック971、デコードロジック 996、およびデコード・ロジック998によって発生される幾つかの信号によって制御される。 適当な入力ソースを選択するため、このロジックによって、適当な入力ソースを選択するために、マルチプレクサ935、942、945、949、

966、974、976、および982を制御する信号が与えられる。更に、このデコード・ロジックは、またドライバ940、946、951、969、984、992、および994を制御する。

制御信号の大部分は、デコード・ロジック998 によって発生されるが、これらの一部はデコード・ロジック970、971、970 m、971 m、および996によって発生される。デコード・ロジック998、970 および970 mは、データとコードがそれ自身のゾーンから受け取られるか他のゾーンから受け取られるかを制御するのに必要なデータとコードをこのロジックが受け取ることを保証する位置に持続される。

デコード・ロジック 9 7 1 、 9 7 1 mおよび 9 6 6 の目的は、ドライバ 9 3 7 、 9 3 7 mおよ び 9 8 4 が適切な状態にセットされることを保証 することである。この「初期デコード」によって、 データ・アドレスとコードが全てのケースで適切 なクロスリンクに送られることを確認する。この ような初期デコード・ロジックがなければ、クロスリンクは全てそれらのドライバが不能にされた 状態におかれる可能性がある。メモリ制御装置のドライバがまた不能にされれば、そのクロスリンクは決してアドレス、データおよび制御コードを 受け取らず、そのクロスリンクに接続されている 1/0モジュールの全てを効率的に不能にする。

デコード・ロジック970、971、970m、 971m、および998によって発生されたドラ イバ制御信号を説明する前に、これらのゾーン、 従ってクロスリンク90と95がとることのでき る異なったモードを理解する必要がある。第13 図は、異なった状態Aないし下および各モードに 対応するこれらの状態を説明する表である。

開始時およびその他の場合、両方のゾーンは状態Aにあり、この状態Aはこれら両方のゾーンに対するOFFモードとして知られる。このモードの場合、両方のゾーンのコンピュータ・システムは独立して動作している。これらのゾーンの1つの動作システムが他方のゾーンの1/Oと通信を

行う能力を要求し、その要求が受け入れられた後、これらのゾーンは状態BとCとして示されるマスター/スレーブ・モードに入る。このようなモードの場合、マスターであるゾーンは動作しているCPUを有し、そのゾーンおよび他方のゾーンの1/Oモジュールを制御する。

再同期を開始すると、コンピュータ・システムは状態BまたはCのいずれかのマスター/スレープモードを離脱し、状態BおよびFとして示される再同期スレーブ/再同期マスター・デーンへる。これらのモードの場合、マスター・デーンであったゾーンが他方のブーンのCPUをオン・ラインにする役割を果たす。もし再同期に失敗すれば、これらのブーンは前に再同期しようとしたのと同じマスター/スレーブモードに戻る。

しかし、もし再同期が成功すれば、これらのゾーンは状態Dに入り、この状態Dは完全デュプレックス・モードである。このモードの場合、両方のモードはロックステップ同期状態で共に動作する。動作は、CPM/MEMの故障が発生する迄、

このモードで継続され、この場合、システムは2つのマスター・スレープ・モードの1つに入る。 スレープはそのプロセッサーがCPM/MEM故 随を経験したゾーンである。

状態D、すなわち完全デュプレックス・モードで作動している場合、最も顕著なのはクロック位相エラーであるが、ある種のエラーが発生すると、システムを2つの独立した処理システムに分割する必要が生ずる。これによってシステムは状態Aに戻る。

第11図および第12図に示すデコード・ロジック970、970m、971、971m、998 (まとめてクロスリンク・制御ロジックと称する) は、クロスリンク・ドライバとマルチプレクサを どのようにして適切な状態にセットするかを決定 するため、第10図に示す再同期モード・ピット 915とクロスリンク・モード・ピット916に アクセスする、更に、このクロスリンク・デコー ド・ロジックは、またデータ・トランザクション の期間中にメモリ制御装置70と75から送られ たアドレスの一部を受け取って分析し、クロスリンク・マルチプレクサとドライバの状態をどのようにして設定するかをクロスリンク・デコード・ロジックに対して更に指示すアドレス情報を取り出す。

マルチプレクサの状態を設定するのにかったを 理解すると、かなりはっきりする。行ってある。 でもしまったはっきりする。 でもしまったがなったがなった。 の判断はデータのソースである。 でもしまったがなった。 でもしまったがなった。 でもしまったがないないでは、 でいまでは、かなりは、ののでは、 でいまでは、かなりは、ののでは、 でいまでは、かなりのでは、 でいまでは、 でいる。 で 接続部に送られるべきデータはチェックのため他方のゾーンから受け取られるべきである。好適なゾーン自動を表示していません。である。好適なゾーン自動を受けている。である。好適なゾーン自動を受けている。である。なが、アドレスおよびコードを受けなる。または、ブラー・レールを検索をしている。である。というでき、これによって、プラー・レールと比較することが可能になる。

マルチプレクサ945、945m、982は、 データのソースであるいずれかのゾーンからデー タ、アドレスおよびコードを受け入れるようにセットされる。このことは、全てのクロスリンクが 完全にデュプレックッス・モードにあり、データ、 アドレスおよびコードが【/Oモジュールから受 け取られる場合と、クロスリンクが再同期スレー ブ・モードであり、データ、アドレスおよびコー

データの間で比較のミスを識別すれば、ERRコードを選択するようにセットされる。この後者の場合、マルチプレクサ949と949mの制御は、クロスリンクロジックからではなくて EXCLUSIVE ORゲート960と960mから行われる。マルチプレクサ949と949mは、クロスリンスタのように選択し、これらのレジスタからコードをまた選択し、これらのロンスタからコードをまた選択する。マルチプレクサ945と945mの出力をまた選択する。マルチプレクサ945と945mの出力かまたはそれマルチプレクサ945と945mの出力かまたはそれぞれクロスリンク90′と95′からの I / Oコードかのいずれかを選択する。

マルチプレクサ976は、 I / O モジュールとのトランザクションの場合には、 モジュール相互接続部139からデータとアドレスを選択するか、またはデータとアドレスが I / O に対してかまたはメモリの再同期の期間中かのいずれかにクロスリンク90′に送られるべきである場合、メモリ

ドが他方のゾーンのメモリ制御装置から受け取られる場合の両方について、真実である。

もしメモリ制御装置70および75からのアドレス情報が、応答データとコードのソースがクロスリンク自身の並列レジスタ910であることをよび974はこれらのレジスタからデータとコートを選択するようにセットされる。同様に、しく報い応答データのソースはクロスリンク自身のマル・レジスタ920であることを示せば、アル・レジスタ920であることを示せば、アル・レジスタ920であることを示けてルらのレジスタから選択するようにセットされる。

もしこの情報がメモリ再同期動作期間中の制御コードであれば、マルチプレクサ949と949 mはデコード・ロジック970と970 mからデータを選択するようにまたセットされ、もし EXCLUSIVE ORゲート960と960 mがクロスリンク90と95を介して転送された

制御装置90からのデータとアドレスを選択する かのいずれかである。

ドライバ937と937mは、クロスリンク 90と95がデュブレックス・モード、マスター・モードまたは再同期マスター・モードにある場合、動作される。ドライバ940と940mは、ゾーン11の「/Oトランザクションの場合に動作される。ドライバ946と946mは、クロスリンク90と95がデュブレックス・モードまたはスレーブ・モードの場合に動作される。ドライバ951と951mは常に動作されている。

ドライバ969はゾーン11に対する1/0書き込み期間中に動作される。ドライバ984は、クロスリンク90がデータとアドレスをゾーン11′の1/0に送っている場合、またはクロスリンク90が再同期マスター・モードにある場合に動作される。受信機986はクロスリンク90′からデータを受け取る。ドライバ992と994は、データがメモリ制御装置70に送られている場合に動作される。ドライバ994は、シリアル

される本発明のタイミング・システムのブロック

図を示す。このタイミング・システムは、処理シ

・クロスリンク・レジスタ910の内容が読み出されている場合に動作され、ドライバ992は全ての他の読み出し期間中に動作される。

5. 発振器

第14図は、処理システム20と20′で実施

ステム20のCPUモジュール30の発信器システム200と処理システム20′のCPUモジュール30′の発信器システム200′によって構でいた。 の発振器システム200′の構成要素と同じであり、両方の発振器システムの動作は同じである。 従って、発振器システム200′の動作が異なっている発振器システム200の構成要素と動ため を除いて、発振器システム200の構成要素と動作のみを説明する。 第14図に示すように、発振器システム200年のみを説明する。 第14図に示すように、発振器システム200本の大部分、特にディジタル・ロジックはクロスリンク95内部に位置しているが、この位置は本発

第14図に示すように、発振器システム200の大部分、特にディジタル・ロジックはクロスリンク95内部に位置しているが、この位置は本発明にとって必要なものではない。発振器システム200は電圧制御水晶発振器(VCX)205を有し、これは好ましくは、66.66 Mhzの基本発振器信号を発生する。VCXO205の周波数は入力の電圧レベルによって調整することができる。

クロック分配チップ210は基本発振器信号を

分周し、全て同じ周波数を有する4つの一次クロ ックを発生することが望ましい。 プライマリCPU 40の場合、これらのクロックはPCLK Lお よびPCLK Hであり、これらは相互に論理が 反転しているものである。ミラーCPU50の場 合、クロック分配チップ210はクロック信号 MCLK LとMCLK Hを発生し、これらは また相互に論理が反転しているものである。第 15図は、これらのクロック信号のタイミングと 位相の関係を示す。クロック信号PCLK L、 PCLK H、MCLK M、およびMCLK H は約33.33 M hzであることが望ましい。クロ ック・チップ210は、また第15図に示す16.66 Mhzの位相ロック・ループ信号CLKC Hをま た発生する。この位相ロック・ループ信号は、こ の信号をバッファするクロック・ロジック220 に送られる。

クロック・ロジック・バッファ 2 2 0 は、同期 に使用するため、 C L K C H 信号を発振器200′ に送る。発振器 2 0 0′のクロック・ロジック・ パッファ 2 2 0 ′ は、それ自身のパッファされた位相ロック・ループ信号 C L K C ′ H を発振器 2 0 0 の位相検出器 2 3 0 に送る。位相検出器 2 3 0 は、遅延素子 2 2 5 を介してクロック・ロジック 2 2 0 から位相ロック・ループ信号 CLKC H をまた受け取る。遅延素子 2 2 5 は、クロック・ロジック・パッファ 2 2 0 ′ からのケーブル・ラン (cable run)による遅延を概算する。

位相検出器230は、その入力位相ロック・ループ信号を比較して2つの出力を発生する。これらの信号の1つは位相差異信号235であり、これはループ増幅器240を介してVCXO205の電圧入力に送られる。位相差異信号235によって、増幅器240は信号を発生し、この位相差異を補償するためにVCXO205の周波数を変換する。

位相検出器230の他方の出力は、位相エラー信号236であり、これは可能性のある同期の故障を示す。

第16図は、位相検出器230の詳細図である。

位相検出器 2 3 0 は位相比較器 2 3 2 と電圧比較器 2 3 4 を有する。位相比較器 2 3 2 は、遅延素子 2 2 5 からクロック信号 (C L K C H) を受け取ると共に検出器 2 0 0 ′から位相ロック・ループ・クロック信号 (C L K C H) を受け取り、これらの信号の位相差を表す電圧差として位相差信号 2 3 5 を発生する。

もしクロックを同期させる目的のために処理システム20が「スレーブ」であれば、スイッチ245は「SLAVE」の位置(すなわち閉)にあり、電圧水準235は、ループ増幅器240によって増幅された後、VCXO205の周波数を制御する。もし両方のスイッチ245と245′が「マスター」の位置にあれば、処理システム20と20′は位相ロックされず、非同期の状態で(独立して)動作する。

位相差信号235の電圧水準は、また電圧比較器234に対する入力であり、これらの位相差は位相の進みと遅れの許容範囲を表す電圧VreriおよびVreriである。もしこの位相差が許容範囲で

あれば、PHASE ERROR信号は活性化されない。もしこの位相差が許容範囲以外であれば、PHASE ERROR信号236は活性化され、クロック・デコーダ220を介してクロスリンク95に送られる。

6. 1/0モジュール

第17図は「/Oモジュール100の好適な実施例を示す。この1/Oモジュール100の動作の原理は、他の1/Oモジュールにも同様に適応することができる。

第18図はファイヤウォール (firewall) 1000 の好適な実施例の構成要素を示す。ファイヤウォール1000は、第17図に示すモジュール相互接続部130に対する16ビットのバス・インターフェース1810を有する。インターフェース1810を有する。インターフェース1810を有する。インターフェース1810を有ずる。インターフェース1810を 続され、このファイヤウォール・バス1815はまたファイヤウォール1000の他の構成要素と

も相互に接続される。バス1815は16または 35ピット幅の並列バスであることが望ましい。

1/0モジュール100はデュアル・レール・ モジュール相互接続部130と132によって CPUモジュール30に接続される。モジュール 相互接続部の各々は、それぞれファイヤウォール 1000と1010に接続される。通常はファイ ヤウォール1000であるが必ずしもこれではな い一方のファイヤウォールは、モジュール相互接 統部130からバス1020にデータを書き込む。 この場合にはファイヤウォール1010である他 方のファイヤウォールは、第18図に示すファイ ヤウォール比較回路1840を使用して、そのデ ータをモジュール相互接続部132から受け取っ た自分自身のコピーとチェックする。このチェッ クは有効であるが、その理由は、CPUモジュー ル30と30′から1/0モジュールに対して書 き込まれたデータを実質的に同時にファイヤウォ ール1000と1010で入手可能にしているこ れらのCPUモジュール30と30′ がロックス

テップ同期の状態にあるからである。

ファイヤウォール比較回路 1 8 4 0 は、CPU モジュール 3 0 と 3 0 ′ から受取ったデータのみ をチェックするだけである。 1 ′ O 装置からCPU モジュール 3 0 と 3 0 ′ 送られたデータは、共通 の供給元を有し、従ってチェックをかて P U モジュール 3 0 と 3 0 ′ に送られるデータは、E D C / C R C 発生装置 1 8 5 0 によって実行される周 期的冗長性チェック(C R C)コードのようなエ ラー検出コード(E D C)によってチェックされ る。 B D C / C R C 発生装置 1 8 5 0 は、また内 郎ファイヤウォール・バス 1 8 1 5 に接続される。

EDC/CRC発生装置1850は、I/O装置によって使用されるのと同じEDC/CRCコードを発生してチェックを行う。I/Oモジュール100は2つのEDCを発生することが望ましい。一方のEDCはまたEDC/CRCでもよく、これはモジュール100が接続されているアサーネット(Ethernet)パケット・ネットワークのよ

うなネットワークに対するインターフェースに使用される(第17図の構成要素108に参照)。 他方のEDCは第17図のディスク・インターフェース1072のようなディスク・インターフェースに使用される。

CPUモジュール30と「/Oモジュール100との間でBDC/CRCを適応することは必要でないが、その理由は、モジュールゆ相互接続部が2重になっているからである。例えばCPUモジュール30の場合、クロスリンク90はモジュール相互接続部30を介してファイヤウォール1000と通信を行い、クロスリンク95はモジュール相互接続部132を介してファイヤウォール1000と通信を行う。

アサーネット・ネットワーク1082から受け取られたメッセージは、第17図に示すネットワーク制御装置1080によってEDC/CRCの有効性をチェックされる。EDC/CRCが完全であるデータは、これもまた第17図に示すローカルRAM1060に書き込まれる。ローカル

トは遠くの位置にあるノードまたは I / O モジュールのローカル・インターフェースによって発生されたそれらの E D C / C R Cを有してもよい。

この動作によって、I/Oモジュール100のようなシングル・レール・システムに存在する、またはこれを介して転送中のデータがエラー検出コードによってカバーされることが保証され、このエラー検出コードはこのデータが最終的に通過する通信メディアと少なくとも同じくらい信頼性のあることが望ましい。例えば、同期プロトコールを処理するような異なったI/Oモジュールは、適当なプロトコールのEDC/CRC発生装置を有することが望ましい。

一般的に、DMA制御装置 1 8 9 0 はアドレスされている共有のメモリ制御装置 1 0 5 とローカルRAM 1 0 6 0 に特有のDMAの動作の部分を取扱う。3 2 ビット・バス 1 0 2 0 は 2 つの異なったモードで駆動される。DMAのセットアップの期間中、DMA制御装置 1 8 9 0 は標準非同期

RAM1060内の全てのデータは、DMAを使用してメモリ・モジュール60に転送される。
DMA制御装置1890は転送の調整を行い、
EDC/CRC発生装置に転送中のEDC/CRCによって符号化されたデータの有効性をチェックさせる。

I/O装をの大部分のをはないます。 にとって行われる。データのないます。 によって行われる。デリとの間を移動する。デリとのではまれる。デリとのではまれる。 がメイン・メモリから「CRCを付から、EDCがかった。 ではない、とのではない。 ではない、とのではない。 ではない、とのではない。 ではない、このではない。 ではない、このではない。 ではない、このではない。 ではない、このではない。 ではない、このではない。 ではない、このではない。 ではない、このではない。 でもない、またが、このではない。 でもない、またが、このではない。 でもない、またが、このではない。 とので、このではない。 とのにできない。 がいているない。 できない、またが、このでいた。 とのにできない。 とのにない。 とのにない。 とのにはない。 とのにない、 とのにないい、 とのにない、 とのい、 とのい、

マイクロプロセッサ・バスとしてバス1020を使用する。 D M A の動作が発生するローカルRAM 1 0 6 0 のアドレスは共有のメモリ制御装置1050とD M A 制御装置1 8 9 0 に供給される。実際のD M A の転送の期間中、D M A 制御線1 8 9 5 に非同期の状態でバス1020を駆動させる。共有のメモリ制御装置1050に転送し、D M A 制御 は D M A 制御なせる。共有のメモリートの転送のデータ・ワードをバス1020に転送し、D M A 制御 接置1090はどれくらいの数のワードの転送が 明制御装置1050は、またローカルR A M 1060を制御して次のD M A アドレスを発生する。

I/Oモジュール(100、110、120)はそれら自身のローカルRAM1060に対する 読み出し/書込み動作を制御する責任を負う。 CPUモジュール30はメモリ・アレイ60との 転送動作を制御する責任を負う。メモリ制御装置 70と75のDMAエンジン800(第8図に示す)は、CPUモジュール30に対するDMAの 動作を管理する。このような作業の分割によって、いずれかのモジュールのDMAロジックの故障が ゾーン11または11′のいずれかの他のモジュ ールのデータの健在性を低下させることを防止する。

トレースRAM1872はトレースRAM制御装置1870の機能を以下で詳細に説明する。簡単に言えば、故障が検出され、CPU40、40′、50および50′とCPUモジュール30および30′がそのことを通知されると、コンピュータ・システム10全体の種々のトレースRAMが以下で説明するある種の機能を実行する。トレースRAM制御装置1870は、トレース・バス1095からの信号に応答して、トレース・バス1095からの信号に応答して、トレースRAM1872に記憶を停止させるかその内容をソレース・バス1095放出させる。

32ビットの並列バスであることが望ましい I / Oモジュール・バス 1 0 2 0 は、ファイヤウォ ール 1 0 0 0 および 1 0 1 0 に接続されると共に

ディスク制御装置1070によって、第1図のディスク1075および1075′のようなディスクに対して標準のインターフェースが設けられる。ディスク制御装置1070は、ローカルRAM1060に使用するためまたは1/0モジュール・バス1020との通信を行うために共有のメモ

り制御装置1050にまた接続される。

ネットワーク制御装置1080はネットワーク・インターフェース1082によってETHERNETネットワークのような標準ネットワークに対してインターフェースを与える。ネットワーク制御装置1080は、ローカルRAM1060と!/Oモジュール・バス1020の両方に対してインターフェースとして機能する共有のメモリ制御装置1050にまた接続される。しかし、!/Oモジュール・バス1020の特定の組織または構造については何等の要求も存在しない。

PCIM (電源および冷却用インターフェース・モジュール) サポート・エレメント1030は、1/0モジュール・バス1020に接続されると共にASCIIインターフェース103に接続される。PCIMサポート・エレメント1030によって、処理システム20は電源システムの状態(すなわちバッテリ・レギュレータ等)と冷却システム(すなわちファン)を監視してこれらの適切な動作を保証することが可能になる。PCIM

サポート・エレメント1030は、バッテリの電圧が許容できない程度に低い等のある種の故障または潜在的な故障の徴候が存在する場合のみ、メッセージを受け取ることが望ましい。全ての電源および冷却サブシステムを周期的に監視するために、CPIMサポート・エレメント1030は、直接ファイヤウォール1000と1010に接続されてもよい。

診断マイクロプロセッサ1100が、また I / O モジュール・バス1020に接続される。一般的に、診断マイクロプロセッサ1100は、故障が検出された場合、トレースRAM1872のようなトレースRAMからエラー・チェック情報を集めるために使用される。このデータは、それぞれファイヤウォール1000と1010を介してマイクレース・バス1095と1096に集められると共にモジュール・バス1020を介してマイクロプロセッサ1100に集められる。

D. インタープロセッサとインターモジュールの

通信

1. データ経路

コンピュータ・システム10の構成要素は、そ れら自身によって故障許容システムを構成するも のではない。正常な動作の期間中および故障の検 出と修正の動作の期間中に通信を可能にする通信 経路とプロトコールが必要である。このような通 信号に対するキーは、クロスリンク経路25であ る。クロスリンク経路25は、並列リンク、直列 リンク、および既に説明したクロック信号によっ て構成される。これらは19図に示される。並列 リンクは、2組の同じデータおよびアドレス線、 制御線、割り込み線、符号化エラー線、および1 本のソフト・リセット・リクエスト線を有する。 データおよびアドレス線と制御線は、モジュール 相互接続部130と132(または130′と 132′) またはメモリ・モジュール60(60′) からCPUモジュールの間で交換される情報を有 している。

割り込み線は、1/0サブシステム(モジュー

ル100、110、120、100′、110′ および120′)で使用可能な割り込み水準の各 々に対し1本の線を有することが望ましい。これ らの線はクロスリンク90、95、90′、およ び95′によって共有される。

符号化エラー線は、両方のゾーンに対するココードを同期させる複数ののココートを有することが望ましく、これらの複数ののココーを同りに対してCPUに対力のゾーンに対力のプーンに対力のプーンに対してCPUに対しての発生を示すコードで対してDMAエラー相エラー、および1つはクロン11に対するORがテーンはは、ゾーン11に対するORがテートのようなORが一トに対力に対力に対対するORがデートトトーののフェリンクに対する人力が与えられる。各ORゲート2の出する人力が与えられるココードであり、

欠陥許容処理システム10は、過渡的な故障に

関係なくデュアル・レール・システムとして動作 を継続するように設計されている。1ノ0サブシ ステム(モジュール100、110、120、 100′、110′、120′) は、また過渡的 なエラーまたは故障を経験しても動作を継続する ことができる。好適な実施例の場合、ファイヤウ ォール比較回路1840の検出したエラーによっ て、同期化されたエラー・レポートがCPUの管 理する動作に関して経路25を介して行われる。 CPU30と30′のハードウェアは経路25を 介して同期化されたソフト・リセットを行い、故 障のある動作をもう一度行う。DMAの管理する 動作の場合、同じエラーの検出によって、同期割 り込みが経路235を介して行われ、CPU40、 50、40′、および50′のソフトウェアは DMAの動作を再び開始する。

ある種の過渡的なエラーは、動作を完全デュプレックスの同期形態で継続するように直ちに修復されるものではない、例えば、メモリ・モジュール60に制御エラーが発生すると、その結果メモ

リ・モジュール60に未知のデータが生じる。この場合、CPUとメモリ・エレメントは最早フェール・セーフ・システムの一部として信頼性のある機能は果たすことはできず、従ってこれらを取り外さなければならない。メモリ・アレー60はそこで、CPUとメモリ・エレメントが再びメモリに取り付けられる前に、メモリの再同期を行わなければならない。経路25の符号化エラー線のCPUメモリ 故障コードは、CPU30のCPUとメモリ・エレメントが故障していることをCPU

サイクル・タイプ、エラー・タイプおよび準備 完了状態の組み合わせを示す制御線によって、 CPUモジュール(30および30′)と「/Oモジュールとの間にハンドシェーキングが行われる。上で説明したように、実行されているバス動作のタイプがサイクル・タイプによって決められる。すなわち、これらは、CPU 「/Oの読み出し、DMAの転送、DMAのセットアップまたは割り込みベクトルの要求である。エラー・タイ

プによってファイヤウォールの比較ミスまたは CRCのエラーが決められる。「準備完了」のメッセージはCPUとI/Oモジュールとの間に送 られて要求された動作の完了を示す。

シリアル・クロスリンクは状態読み出しのためのシリアル・データの転送、ループバック、およびデータの転送を行うために2本の線を2組有している。

交換されるクロック信号は、位相ロック・クロック信号CLKC HとCLCK' H(遅延した)。である。

第20A図乃至第20D図は、異なった動作期間中にデータが通過するCPUモジュール30および30′と1/Oモジュール100および100′の構成要素のブロックを示す。これらの構成要素の各々は前に説明したものである。

第20A図は、共有のメモリ制御装置1050 (1050′)からのレジスタ・データのCPU のI/Oレジスタによる読み出し動作のようなI /Oモジュール100からのデータの一般的な

40′によってメモリ制御装置70および70′

同じ経路を使用してCPU50と50′にデータを読み込む。共有のメモリ制御装置1050からのデータはファイヤウォール1010を介してクロスリンク95に進む。この時、データはクロスリンク95′と遅延装置を介してクロスリンク95の内部の両方に流れる。

からCPU40および40′に進む。

CPUIO読み出し動作は、また共有のメモリ制御装置1050′と「/O装置100′のローカルRAMを介して処理システム20′の「/O処置から受け取られたデータに対してもまた実行されることができる。

I/Oモジュール100、110、および120は同じものであり、それぞれI/Oモジュール100′、110′、120′に対応するが、対応するI/Oモジュールはロックステップ同期状態にはない。CPU I/O読み出しのためメモリ制御装置1050′とローカルRAM1060′行う使用して、データは先ずクロスリンク90′

CPU I/Oによるデータ読み出し動作のため のデータ経路を示す。このような動作はローカル ・データの読み出しと呼び、これをローカル・メ モリ1060からのDMAによるデータの読み出 しと区別し、このローカル・メモリ1060は通 常内部装置の制御装置からのデータを有している。 ローカル・データは共有のメモリ制御装置 1050 (1050′)を介して転送されるようにローカ ルRAM1060(1060′) に記憶されてい るものと仮定する。経路が1つの場合、データは ファイアウォール1000、モジュール相互接続 部130を介してクロスリンク90に流れる。第 12図から分かるように、クロスリンク90はフ ァイアウォール 1000からメモリ制御装置 90に流れるデータを遅延させ、その結果、クロ スリンク90′に対するデータは、データがメモ リ制御装置70に加えられるのと同時に、このメ モリ制御装置70に加えられ、従って、処理シス テム20と20′が同期状態のままであることが 可能になる。このデータは、次に内部バス46と

と95′に進む。残りのデータ経路はメモリ制御 装置1050からの経路と同じである。データは クロスリンク90′と95′からメモリ制御装置 70′と75′を経由して最終的にそれぞれCPU 40′と50′に進む。同時に、データはそれぞ れクロスリンク90と95を横切って進み、次に 遅延エレメントを経由しないでそれぞれCPU 40と50に進み続ける。

第20B図は、ローカル・データのCPU I / の書き込み動作を示す。このようなローカル・データはCPU40、50、40′および50′から I / Oモジュール100のような I / Oモジュールに転送される。このような動作の1つの例は、共有のメモリ制御装置1050におけるレジスタAに対する書き込みである。CPU40におい、スタAに対する書き込みである。CPU40におい、その方向はCPU I / Oの読み出し期間中のデータの方向と逆の方向である。特に、このようなテータはバス46、メモリ制御装置70、種々のラッチ(同期を行うため)、ファイヤウェール

1000、およびメモリ制御装置1050を通過する。CPU50、からのデータは、またCPU1/Oの読み出しの経路を逆の方向に流れる。特に、このようなデータは、バス56、メモリ制御装置75、クロスリンク95、クロスリンク95を経由し(ファイヤウォール1010に行く。上で述べたように、ファイヤウォール1000と1011/Oの書き込み動作の期間中にデータをチェックして記憶する前にエラーを調べる。

書き込みが他方のゾーンの I / O モジュールに 対して行われる場合、同じ動作が行われる。しか し、 C P U 5 0 と 4 0 ′からのデータが C P U 5 0′と 4 0 からのデータの代わりに使用される。

CPU50と40'からのデータは対称の経路を介して共有のメモリ制御装置1050'に転送される。CPU50と40'からのデータはファイヤウォール1000'と1010'によって比較される。!/O書き込みデータに対してサービスを行うために異なったCPUの対が使用される理由は、完全デュプレックス・システムで正常に

使用している期間中に全てのデータ経路をチェックするためである。各ゾーンに対するインターレール・チェックはメモリ制御装置70、75、 70′および75′で前に実行された。

第20C図は、DMA読取り動作に対するデータ経路を示す。メモリ・アレイ600からのデータは、同時にメモリ制御装置70と75に入り、次いでクロスリンク90と95に入る。クロスリンク90はファイヤウォール1000に転送されたデータを遅延させ、その結果、クロスリンク90と95′からのデータは実質的に同じ時間にファイヤウォール1000と1010に到着する。

CPU I/O書き込み動作と同様に、種々のクロスリンクに対するデータの4つのデータ/コピーが存在する。ファイヤウォールでは2つのコピーのみが受け取られる。ゾーン11に対する読み出しを実行する場合には、異なった対のデータが使用される。DMAの書き込み動作に対するデータ経路は第20D図に示され、これらはCPUI/Oの読み出しに対するデータと同じである。

特に、共有のメモリ制御装置1050′からのデータは、ファイアウォール1000′、クロスリンク90′(遅延を伴う)、メモリ制御装置70′を経由してメモリ・アレイ600′に進む。同時に、このデータは、ファイヤウォール1010′クロスリンク95′(遅延を伴う)およびメモリ制御装置75′を通過し、この時これはインターレール・エラー・チェックの期間中にメモリ制御装置70′からのデータと比較される。CPUI/Oの読み出しの場合のように、DMA書き込み動作中のデータは、共有のメモリ制御装置1050を介して交互に同じ動作に入ってもよい。

クロスリンク 9 0′ からのデータは、またクロスリンク 9 0 とメモリ制御装置 7 0 を通過してメモリ・アレイ 6 0 0 に行く。クロスリンク 9 5 とメモリ制御装置 7 5 を通過し、この時これは同時に行われるインターレール・チェックの期間中にメモリ制御装置 7 0′ からのデータと比較される。

第20E図は、メモリ再同期 (resync) 動作の

ためのデータ経路を示す。この動作の場合、メモリ・アレイ60と60′の両方の内容は、相互に同じように設定されなければならない。メモリの再同期の場合、メモリ・アレイ600′からのデータは、DMAに制御されてメモリ制御装置70′と75′を通過し、次にそれぞれクロスリンク90′と95′を通過する。このデータは、次にメモリ600アレイに記憶される前に、それぞれメモリ制御装置70と75に入る。

2 リセット

システム10に関する上記の機論は、リセットに関する多くの異なった必要性を考慮して行われた。 議論しなかったある種の場合には、リセットは、電源が最初にシステム10に印加される。多くのシステムは1つのリセットを有し、このリセットは最初の状態または最初の状態にセットし、従ってブロセッサの命令の流れを中断する。しかし、大部分の他のシステムと異なって、システム10のリセットは、もし絶対的に必

要でなければ、CPU40、40′、50および50′による命令の実行の流れに影響を及ぼさない。 更に、システム10のリセットは、正常な動作を回復するためにリセットされる必要のある部分のみに影響を及ぼす。

 響を及ぼさない。従って、キャッシュ・メモリ 4 2 及び 5 2 、スクラッチ・パッド・メモリ 4 5 および 5 5 またはメモリ・モジュール 6.0 のいず れもリセットによっていかなるデータも失うことはない。

ない。しかし、ゾーン11'でクロック・リセットを行うと、ゾーン11'内の対応する構成要素がイニシェライズされる。

一般的に、ハード・リセットを行うと、全てたと、会まったの状態である。リセットを所定の状態である。リセットで行うを表していたと、のでは、カード・リセットである。リセットには、カード・リセットである。

ハード・リセットはシステム10をクリアし、 従来のシステムと同様に、システム10を既知の 構成に戻す。ハード・リセットは、ゾーンが同期 されるべき場合または1/0モジュールをイニシ

パワーアップ・リセットは、電源が印加された 直後に、ゾーン11と11'をイニシァライズす るために使用される。パワーアップ・リセットに よって、ゾーンの全ての部分に対して強制的にリ セットが行われる。パワーアップ・リセットはシ ステム11のゾーンの間では決して接続されない が、その理由は、各ゾーンがそれ自身の電源を有 し、従って異なった長さの「電源投入」イベント を経験するからである。パワーアップ・リセット は全てのハード・リセットとクロック・リセット をゾーン11または11'に行うことによって実 行される。

CPUハード・リセットは SPU ハード・リセットは SPU ハード・リセット Wind Bill の与えられた グット Wind Bill の与えられた びませい から Bill の Bill

の合計である。

・モジュール・ハード・リセットは、ルートストラッピングの期間中のような既知の状態に I / O モジュールをセットするために使用され、また故障した I / O モジュールをシステムから取り外すためにも使用される。 I / O モジュール・ハイド・リセットはモジュール上の全てのものをクリアし、診断モードでファイヤウォールを離れ、ドライバを不能にする。

デバイス・リセットは、I/Oモジュールに接続されたI/Oデバイスをリセットするために使用される。これらのリセットは装置に依存し、装置が接続されているI/Oモジュールによって与えられる。

他のクラスのリセットはソフト・リセットである。上で説明したように、ソフト・リセットは、システム10内の状態エンジンと一時的レジスタをクリアするが、これらはクロスリンク内のモード・ピットのような構成情報を変化させない。更に、ソフト・リセットは、またモジュール内のエ

ラー処理機構をクリアするが、これらはシステム ・エラー・レジスタ 8 9 8 およびシステム故障ア ドレス・レジスタ 8 6 5 のようなエラー・レジス タを変化させない。

ソフト・リセットには目標が定まっているので、その結果、システムの必要な部分のみがリセットされる。例えば、モジュール相互接続部130がリセットされる必要があれば、CPU40はリセットされず、また1/Oモジュール110に接続されている装置もリセットされない。

ソフト・リセットには3つのユニークな特徴がある。1つは各ゾーンがそれ自身のリセットの発生に対して責任を負っていることである。1つのゾーン内の故障エラーまたはリセット・ロジックは、従って故障の発生していないゾーンでリセットを行うことを防止される。

第2の特徴は、ソフト・リセットが命令実行の シーケンスを乱さないことである。 CPU40、 40′、50、および50′はクロックとハード ・リセットの組み合わせのみによってリセットさ れる。更に、メモリ制御装置70、75、70′、および75′はハード・リセットに取り付けた CPU命令にサービスを行うのに必要なそれらの 状態エンジンとレジスタを有している。従って、 ソフト・リセットはソフトウェアの実行にとって 添用である。

よって、過渡的なエラーによって発生される全ての問題のシステム・パイプラインがクリアされる。システム10は、デュプレックス・モードにあるので、ゾーン11'はゾーン11の行っている全ての事柄を行う。従って、CPUモジュール30'は、CPUモジュール30と同時に、ソフト・リセットに対する要求を出す。ゾーン11'内のソフト・リセットと同じ効果を有している。

しかし、システム10がマスタ/スレーブ・モードにありCPUモジュール30′がスレーブ・モードにある場合、CPUモジュール30で始まるソフト・リセットに対する要求は、予期できるように、CPUモジュール30の全ての構成要素とモジュール相互接続部130と132に取り付けられた全てのファイヤウォール1000と1010に対してソフト・リセットを出す。更に、ソフト・リセットに対する要求は、クロスリンク90′と95′を介してCPUモジュースリンク90′と95′を介してCPUモジュースリンク90′と95′を介してCPUモジュースリンク90′と95′を介してCPUモジュー

ル30′に出される。一部のモジュール相互接続 部130と132はソフト・リセットを受け取る。 この同じ構成の場合、CPUモジュール30′か ら開始されるソフト・リセットに対する要求は、 メモリ制御装置70′と75′およびクロスリン ク90′と95′に一部のみリセットする。

・ソフト・リセットを与えられ、それ自身のモジュール相互接続部に対してシステム・ソフト・シセットを発生する。

CPUソフト・リセットは、エラーの状態に続いていてCPUのパイプラインをクリアする。
CPUパイプラインは、メモリ相互接続部80と82、メモリ制御装置75および75内のラッチ(図示せず)、DMAエンジン800およびクロスリンク90と95を有する。CPUソフト・リセットは、またDMAまたはI/Oのタイムアウトに続いて発生することもできる。DMAまたはI/Oのタイムアウトは、I/Oデハイスが特定の時間間隔内にDMAまたはI/Oの要求に対して応答しない場合に発生する。

第21図は、CPUモジュール30および300′から1/Oモジュール100、110、100′、および110′とメモリ・モジュール60および60′に対するリセット線を示す。CPUモジュール30は、何時電源が印加されたかを示すDCOK信号を受け取る。リセットをイニシァライズ

するのはこの信号である。 CPUモジュール30′は、その電源から同じ信号を受取る。

第22図は、リセットに関連するCPUモジュール30の構成要素を示す。CPU40と50は、それぞれクロック発生装置2210と2211を

有している。メモリ制御装置70と75は、それぞれクロック発生装置2220と2221を有し、クロスリンク90と95は、それぞれクロック発生装置2260と2261を有する。クロック発生装置は、システム・クロック信号を個々のモジュールによって使用するために分割する。

メモリ制御装置70は、リセット制御回路2230 とソフト・リセット要求レジスタ2235を有する。メモリ制御装置75は、リセット制御回路 2231とソフト・リセット要求レジスタ2236を 有する。

クロスリンク90は、ローカル・リセット発生装置2250 変置2240とシステム・リセット発生装置2250 の両方を有している。クロスリンク95は、ローカル・リセット発生装置2241とシステム・リセット発生装置2241とシステム・リセット発生装置2251を有している。クロスリンクの「ローカル」部分は、このクロスリンクがスレーブ・モードにある場合に、CPUモジュールと共に残っているこのクロスリンクの部分であり、従って、シリアル・レジスタ、および幾つか のパラレル・レジスタを有している。クロスリンクの「システム」部分は、モジュール相互接続部130と132(または130'と132')とクロスリンク・ケーブル25にアクセスするために必要であるクロスリンクのその部分である。

とによって、ハード・リセット信号に応答する。 リセット制御回路2230と2231は、同じ方 法でハードおよびソフト・リセット信号に応答する。

更に、ローカル・リセット発生装置 2 2 4 0 は、モジュール相互接続部 1 3 0 と 1 3 2 を介して、 1 / O モジュール 1 0 0、 1 1 0 および 1 2 0 に クロック・リセット信号を送る。 I / O モジュール 1 0 0、 1 1 0 および 1 2 0 は、以下で述べる 方法でそれらのクロックをリセットするため、クロック・リセット信号を使用する。ソフト・リセット要求レジスタ 2 2 3 5 と 2 2 3 6 は、それぞれローカル・リセット発生装置 2 2 4 0 と 2241にソフト要求信号を送る。

クロスリンク90と95のシステム、リセット 発生装置2450と2251は、それぞれモジュール相互接続部130と132を介して1/〇モジュール100、110、および120にそれぞれシステム・ハード・リセット信号とシステム・ソフト・リセット信号に送る。1/〇モジュール 100、110、および120は、CPUデータまたは命令に依存する全てのレジスタをリセットすることによってソフト・リセット信号に応答する。これらのモジュールは、ソフト・リセットが行なうのと同じレジスタをリセットし、また全ての構成レジスタをリセットすることによって、ハード・リセット信号に応答する。

更に、システム・リセット発生装置 2 2 5 0 と 2 2 5 1 は、またシステム・ソフトおよびシステム・ハード・リセット信号を各クロスリンクのシステム・リセット制御回路 2 2 5 5 と 2 2 5 6 に 送る。システム・リセット制御回路 2 2 5 5 と 2 2 5 6 は、ローカル・ソフトおよびローカル・リセット信号に対するローカル・リセット制御回路の応答と同じ方法でシステム・ソフト信号に応答する。

メモリ制御装置70と75は、CPU40と 50がそれぞれ適当なコードをソフト・リセット 要求レジスタ2235と2236にそれぞれ書込 み場合に、クロスリンク90と95にそれぞれソフト・リセットを発生させる。ソフト・リセット 要求レジスタ2235と2236は、ソフト・リセット 要求信号をローカル・リセット発生装置 2240と2241に送る。符号化エラー信号は、 メモリ制御装置70からローカル・リセット発生 装置2240と2241に送られる。

システム・ソフト・リセットは、データと制御 信号が送られるのと同じデータ経路に沿ってゾー ンの間に送られる。従って、データとアドレスに 対するのと同じ遅延を等しくする原理が使用され、 リセットはほぼ同時に2つのゾーンの全ての構成 要素に到達する。

ハード・リセットは、適当なコードをローカル・ハード・リセット・レジスタ 2 2 4 3 に書込む CPU 4 0 と 5 0 または D C O K 信号によって 発生されるパワーアップ・リセットに対する要求 によって発生される。

クロスリンク 9 0 の同期回路 2 2 7 0 は、 D C O K 信号が同時にローカルおよびリセット発生装

置70、75、70′および75′がCPM/ MEMの故障を検出する時は何時でも自動的に動 作される。符号化エラー・ロジックはエラー・ロ ジック2237と2238から両方のクロスリン ク90と95に送られる。故障が発生したCPU モジュールは、そのクロスリンクをスレープ状態 にセットし、他方のCPUモジュールのクロスリ ンクをマスター状態にセットすることによって、 システム10から取り除かれる。しかし、故障が 発生していないCPUモジュールは、リセットを 経験しない。その代わり、これはシリアル・クロ スリンク・エラー・レジスタ (図示せず) 内のコ ードを介して、他方のモジュールの故障を知らさ れる。CPU/MEM故障リセットは、故障した CPUモジュールを有するゾーンに対するクロッ ク低号とそのモジュールに対するローカル・ソフ ト・リセットによって構成される。

再同期リセットは、基本的にはローカル・ハード・リセットとクロック・リセットを有するシステム・ソフト・リセットである。この再同期リセ

置2240、2250、2241および2251 の全てに行き渡ることを保証するため、適当な遅 延要素を有している。

事実、リセットの同期は、システム10では非常に重要である。これは、リセット信号がクロスリンクで始まるからである。このようにして、リセットはほぼ同期して異なったモジュールとこれらのモジュール内の異なった要素に到達するように送られることができる。

第21図と第22図の構造を理解することによって、異なったハード・リセットの実行をよりよく理解することができる。パワーアップ・リセットはシステム・ハード・リセットとローカル・ハード・リセットおよびクロック・リセットの両方を発生する。一般的に、クロスリンク90、95、90′および95′は最初はクロスリンク・オフモードと再同期オフ・モードの両方の状態にあり、両方のゾーンはクロック・マスターシップを表明する。

CPU/MEM故障リセットは、メモリ制御装

ットは、2つのゾーンをロックステップ同期の状態にするために使用される。ゾーン11と11′が同期されていなかった一定の期間の後、もしてPUレジスタの配憶された状態を含むメモリ・モジュール60と60′の内容が相互に等しくセットされれば、これらのゾーンがデュプレックス・モードを再び開始することができるように、再同期リセットが使用されてこれらのッゾーンを互換性のある構成にする。

再同期リセットは、基本的にはCPUハード・リセットとクロック・リセットである。再同期リセットは、再同期・リセット・アドレスを並列クロスリンク・レジスタの1つに書込むソフトウェアによって動作される。この時、一方のゾーンは、クロスリンク・マスター/再同期マレーブ・モードでなければならず、他方のゾーンは、クロスリンク・スレーブ/再同期スレーブ・モードでなければならい。そこでリセットが両方のグロスリンク全でをデュプレックス・モードにセットする。

再同期リセットは、システム・ソフト・リセット ではないため、1/Oモジュールはリセットを受 取らない。

システム10の好適な実施例は、またクロック・リセット信号がコンフォーミング(conforming)クロックをリセットせず、非コンフォーミング・クロックのみをリセットすることを保証する。この理由は、クロックがリセットされる場合はいつでも、これはクロックのタイミングを変更し、このタイミングはこんど響を及ぼすからである。もしてジュールの動作に影響を及ぼすからである。もしてジュールが正しく実行され、このクロックが正しい位相であれば、その動作を変更することは不必要であるばかりでなく無駄なことである。

第23図は、ノンコンフォーミング・クロックのみがリセットされることを保証する回路の好適な実施例である。第23図に示す回路は、第22図に示す対応するモジュールのクロック発生装置2210、2211、22260、および2261内に位置することが望

間パルスによって、位相発生装置2310は発生装置2310は、位相発生装置2310が幾つった位相を出力することが望ましい幾つのステージを有する下方分割回路であれば、そのステージに対して設定された入力であり、このステージは全ての他のステージに対して予め選択発生する。もし位相とりセット入力を発生する。もし位相発生はである。明化クロック・リセット信号の存在は基本的に透明である。

このようにして組織されたリセットは、システム10の通常の実行に対して混乱を最小限に止めるように設計され、ドラスチックなアクションは命令実行の通常のシーケンスに割込った。このことは、従来のリセットが引起こす再同期化の問題のためにデュアルまたは多重ゾーンの環境では特に重要である。従って、システム10で行っているようにハード・リ

ましい。

好適な実施例の場合、異なったクロック発生装 置2210、2211、2220、2221、 2260、および2261は立上がり区間検出器 2300、と位相発生装置2310を有している。 立上がり区間検出器2300は、クロスリンク 90と95からクロック・リセット信号を受取り、 クロック・リセット信号の立上がり区間と同時に 既知の持続期間を有するパルスを発生する。この パルスは、特定のモジュールに対する内部クロッ ク信号と同様に位相発生装置2310に対する入 力である。そのモジュールに対する内部クロック 信号は、発振器システム200と200′から分 配されたシステム・クロック信号から取出された クロック信号である。位相発生装置2310は、 クロック信号に対する異なった位相を形成する下 方分割回路であることが望ましい。再循環シフト ・レジスタのような位相発生装置2310に対す る別の設計をまた使用することもできる。

立上がり区間検出器2300からの立上がり区

セットの数を最小にすることが望ましい。 4. 関面の簡単な説明

第1図は、本発明を実施する故障許容コンピュ ータ・システムの好適な実施例のプロック図であ る。

第2図は、第1図の故障許容コンピュータ・システムを有する物理的ハードウェアを示す。

第3図は、第1図の故障許容コンピュータ・システムに示すCPUモジュールのプロック図である。

第4図は、第1図に示すコンピュータ・システムの相互に接続されたCPUモジュールとI/O モジュールのブロック図を示す。

第5図は、第1図に示す故障許容コンピュータ・ システムのメモリ・モジュールのブロック図を示 す。

第6図は、第5図に示すメモリ・モジュールの 制御ロジックの構成要素の詳細図である。

第7図は、第3図に示すCPUモジュールのプ ライマリ・メモリ制御装置の部分ブロック図を示 す。

第8図は、第3図のCPUモジュールのプライマリ・メモリ制御装置のDMAエンジンのらプロック図である。

第9図は、第3図のCPUモジュールのプライマリ・メモリ制御装置のエラー処理回路図である。 第10図は、第3図に示すCPUモジュールの クロスリンクの幾つかのレジスタの図である。

第11図は、第3図に示すCPUモジュールの クロスリンクに制御信号を流す構成要素のブロック図である。

第12図は、第3図に示すCPUモジュールの プライマリ・クロスリンクにデータとアドレス信 号を流す構成要素のブロック図である。

第13図は、第3図に示すCPUモジュールの クロスリンクの状態を示す状態図である。

第14図は、第1図の故障許容コンピュータ・ システムのタイミング・システムのプロック図で ある。

第15図は、第14図のタイミング・システム

によって発生されるクロック信号のタイミング図である。

第16図は、第14図に示すタイミング・システムの位相検出器の詳細図である。

第17図は、第1図のコンピュータ・システムの1/0モジュールのブロック図である。


第18図は、第17図に示す I / Oモジュール のファイヤウォールの構成要素のブロック図である。


第19図は、第1図のコンピュータ・システム のクロスリンク経路の構成要素の詳細図である。


第20A図ないし第20E図は第1図のコンピュータ・システムのデータ・フロー図である。

第21図は、リセット信号の流れを示すゾーン 20のブロック図である。


第22図は、第3図に示すCPUモジュールの リセットに含まれる構成要素のブロック図である。 第23図は、クロック・リセット回路の図である。











特閒平3-184109 (41)




































第 /8 図



第 19 図 25 30' ロッククロック ロッククロック シリアル受信 シリアル送信 16, 90 データ/アドレス 90, **部 御** ソフト リセット 要求 エラー エラー ソフト リセット 要求 制御 16, データ/アドレス 95 95' シリアル受信 シリアル送信 ロッククロック ロッククロック 30







1000

1060

ファイア

ウォール

1050'~

ウォール

メモリ

育の

コントローラ

1060,

1010

ローカル

メモリ

ファイア

ウォール

1000


共有の


メモリ コントローラ

ファイア


ウォール


1050 -





第 21 図





第1頁の続き

⑤Int. Cl. 5 識別記号 庁内整理番号

G 06 F 15/16 4 2 0 S 6945-5B

⑫発 明 者 トーマス デイー ビ アメリカ合衆国 ニユーハンプシャー州 03038 デリー

セット オルセン ロード 21

@発明者 ジョン マンザー アメリカ合衆国 マサチユーセツツ州 02146 ブルツク

ライン ケント ストリート 131

@発 明 者 ミッチェル ノークロ アメリカ合衆国 ニューハンプシャー州 03062 ナシュ

ス ア ブルック ヴィレッジ ロード 210-8

手 続 補 正 杏 (方式)

3. 1. 17

平成 年 月 日

特許庁長官 植松 敏 殿

幽

1.事件の表示 平成2年特許順第203805号

2.発明の名称 データ処理装置における目標指定 リセット法

3. 補正をする者

事件との関係 出 額 人

名 称 ディジタル イクイブメント コーポレーション

4.代 理 人

住 所 東京都千代田区丸の内3丁目3番1号電話(代)211~8741

氏 名 (5995) 弁理士 中 村

5. 補正命令の日付 平成2年10月30日

6.補正の対象 期書の特許出職人の根

代理権を証明する 明 細 全 図

. 7.補正の内容 別紙のとおり